## (12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

## (19) Organisation Mondiale de la Propriété Intellectuelle

Bureau international





**PCT** 

## I CORTA BRIDATO IN BURIND BRIDA FIGO FOR FULL BRIDA FOR BRIDA BRIDA BRIDA BRIDA BRIDA FOR FULL FOR FULL FOR FU

(10) Numéro de publication internationale WO 02/073450 A1

(51) Classification internationale des brevets7: G06F 17/10, 7/72

(21) Numéro de la demande internationale :

PCT/FR02/00897

(22) Date de dépôt international : 13 mars 2002 (13.03.2002)

(25) Langue de dépôt :

français

(26) Langue de publication :

français

FR

(30) Données relatives à la priorité :

01/03480

14 mars 2001 (14.03.2001)

(72) Inventeur; et

ENNES (FR).

(75) Inventeur/Déposant (pour US seulement): LE QUERE, Patrick [FR/FR]; 14, allée Pierre Ronsard, F-91140 VILLEBON SUR YVETTE (FR).

(71) Déposant (pour tous les États désignés sauf US): BULL

S.A. [FR/FR]; 68 Route de Versailles, F-78430 LOUVECI-


(74) Mandataires: JACOBSON, Claude etc.; Cabinet LAVOIX, 2, Place d'Estienne d'Orves, F-75441 PARIS CEDEX 09 (FR).

(81) État désigné (national) : US.

[Suite sur la page suivante]

(54) Title: METHOD AND DEVICE FOR REDUCING THE TIME REQUIRED TO PERFORM A PRODUCT, MULTIPLICA-TION AND MODULAR EXPONENTIATION CALCULATION USING THE MONTGOMERY METHOD

(54) Titre: PROCEDE ET DISPOSITIF POUR REDUIRE LE TEMPS DE CALCUL D'UN PRODUIT, D'UNE MULTIPLICA-TION ET D'UNE EXPONENTIATION MODULAIRE SELON LA METHODE DE MONTGOMERY



(57) Abstract: The invention relates to a method for speeding up the time required to perform a Montgomery product calculation by applying the High-Radix Montgomery method on computing hardware. Said method comprises a loop of operations (72) consisting in repeating successive operations, i.e.: a first addition operation (76) involving the addition of a value of one of several first products, designated <o>ai</o>.<o>b</o>, and a value of one variable, designated u; according to a first relationship u:=u+<o>ai</o>.<o>b</o>; a second addition operation (80) involving the addition of a value of one of several second products, designated m.n, and a value of variable u according to a second relationship u:=u+m.n. The inventive method is characterised in that at least

[Suite sur la page suivante]

WO 02/073450 A1



(84) États désignés (régional): brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

## Publiée:

- avec rapport de recherche internationale
- avant l'expiration du délai prévu pour la modification des revendications, sera republiée si des modifications sont reçues

said first and second addition operations are Carry-Save addition operations in order to speed up the time required to perform an addition.

(57) Abrégé: Procédé pour accélérer le temps d'exécution du calcul d'un produit de Montgomery en appliquant la méthode de Montgomery à radix élevé sur des moyens matériels de calcul, ladite méthode comprenant une boucle d'opérations (72) consistant à réitérer des opérations successives dont notamment: une première opération d'addition (76) entre une valeur d'un de plusieurs premiers produits, notés  $\overline{ai}.\overline{b}$ , et une valeur d'une variable, notée u, selon une première relation u:=u+ $\overline{ai}.\overline{b}$ ; une seconde opération d'addition (80) entre une valeur d'un de plusieurs seconds produits, notés m.n, et une valeur de la variable u selon une deuxième relation u:=u+m.n; caractérisé en ce qu'au moins lesdites première et seconde opérations d'addition sont des opérations d'addition de Carry-Save pour accélérer le temps d'exécution d'une addition.

BNSDOCID: <WO 02073450A1 1 >

10

15

PROCEDE ET DISPOSITIF POUR REDUIRE LE TEMPS DE CALCUL D'UN PRODUIT, D'UNE MULTIPLICATION ET D'UNE EXPONENTIATION MODULAIRE SELON LA METHODE DE MONTGOMER

L'invention concerne des procédés et des dispositifs pour accélérer le temps d'exécution sur des moyens de calcul d'opérations d'arithmétique modulaire et plus particulièrement d'une exponentiation modulaire, d'une multiplication modulaire et d'un produit de Montgomery.

Une opération de multiplication modulaire consiste à réaliser l'opération suivante :

a. b mod n;

où a, b et n sont des entiers, n étant appelé le modulus.

De façon classique, pour effectuer une multiplication modulaire, les moyens de calcul exécutent d'abord une multiplication de a par b, suivie d'une réduction modulo n. Le temps d'exécution de cette opération est proportionnel à k², où k est le nombre de bits nécessaires pour coder respectivement a, b et n en binaire.

De façon également connue des mathématiciens, une multiplication modulaire peut être réalisée par la méthode de Montgomery. Cette méthode fait intervenir des produits de Montgomery comme décrit dans le document de Cetin Kaya Koç, « High Speed RSA Implementation » qui peut être obtenu à l'adresse suivante :

**RSA Laboratories** 

20 RSA Data Security, Inc.

100, Marine Parkway, Suite 500

Redwood City, CA 94065 - 1031

U.S.A.

Dans la suite de la description, ce document sera noté D1.

Une opération d'exponentiation modulaire consiste à réaliser l'opération suivante :

x<sup>c</sup> mod n;

Où x, c et n sont des entiers, n étant le modulus.

10

15

20

25

30

Le calcul de cette exponentiation par des méthodes connues, telles que par exemple la méthode « Square and multiply », fait intervenir k multiplications modulaires, k étant le nombre de bits nécessaires pour coder respectivement x, c et n en binaire. Ainsi il est admis que le temps d'exécution de cette opération est proportionnel à  $k^3$ .

Les opérations d'exponentiation modulaire constituent les opérations de base de dispositifs de cryptage/décryptage d'informations. Par exemple les dispositifs de cryptage/décryptage mettant en œuvre l'algorithme RSA (Rivest-Shamir-Adleman) utilisent des exponentiations modulaires.

Ces dispositifs se présentent actuellement sous des formes diverses telles que des composants électroniques ou des cartes électroniques destinés à être associés à des moyens de calcul pour exécuter et/ou accélérer les opérations de cryptage/décryptage.

Le commerce électronique, notamment sur Internet, utilise un grand nombre de ces dispositifs de cryptage/décryptage pour crypter et décrypter des opérations commerciales telles que des paiements. Le chiffre d'affaire des sociétés effectuant du commerce électronique est donc limité par le nombre d'opérations de cryptage et de décryptage qui peuvent être effectuées par seconde.

On conçoit dès lors qu'il est important d'accélérer le temps d'exécution d'un produit de Montgomery, d'une multiplication et d'une exponentiation modulaires sur une machine équipée de moyens de calcul.

L'invention vise donc à proposer un procédé et un dispositif pour accélérer le temps d'exécution du calcul d'un produit de Montgomery, d'une multiplication et d'une exponentiation modulaires sur une machine équipée de moyens de calcul.

Elle a donc pour objet un procédé pour accélérer le temps d'exécution du calcul d'un produit de Montgomery en appliquant la méthode de Montgomery à radix élevé sur des moyens matériels de calcul, ladite méthode comprenant une boucle d'opérations consistant à réitérer des opérations successives dont notamment :

10

15

20

25

30

une première opération d'addition entre une valeur d'un de plusieurs premiers produits, notés  $\overline{a_i}$ ,  $\overline{b}$ , et une valeur d'une variable, notée u, selon une première relation u :=u+ $\overline{a_i}$ ,  $\overline{b}$ ;

une seconde opération d'addition entre une valeur d'un de plusieurs seconds produits, notés m.n, et une valeur de la variable u selon une deuxième relation u := u + m.n; caractérisé en ce qu'au moins lesdites première et seconde opérations d'addition sont des opérations d'addition de Carry-Save pour accélérer le temps d'exécution d'une addition.

Suivant d'autres caractéristiques et avantages de l'invention, le procédé comporte :

dans la boucle d'opérations une troisième opération de division de la variable u par une puissance de 2, notée  $2^{\omega}$  où  $\omega$  est le radix, selon une troisième relation  $u := \frac{u}{2^{\omega}}$ , caractérisé en ce que la variable u est enregistrée sous la forme d'un couple de Carry-Save formé par deux variables, notées C et S, pour l'exécution des opérations de la boucle et en ce que la troisième opération de division de la variable u sous la forme d'un couple de Carry-Save est réalisée en deux étapes, à savoir :

- une étape préliminaire de calcul et de stockage d'une retenue, notée  $R_{\rm e}$ , qui risque d'être perdue par la division de chaque variable C et S par la puissance de 2;
- une étape de division de chaque variable C et S par la puissance de 2 ;

l'étape préliminaire de calcul de la retenue  $R_e$  comprend l'opération d'additionner de façon classique  $\omega$  bits de poids faible de la variable C, notés  $C_0$ , à  $\omega$  bits de poids faible de la variable S, notés  $S_0$ , selon une quatrième relation  $R_e:=C_0+S_0$ ;

une recombinaison de u à partir des variables C et S du couple de Carry-Save et de la retenue  $R_e$  comprend l'opération de décaler à droite de  $\omega$  bits la retenue  $R_e$  et d'additionner de façon conventionnelle le résultat obtenu aux variables C et S selon une cinquième relation  $u:=C+S+R_e/2^{\omega}$ ;

il comporte à l'issue de l'exécution de la boucle d'opérations :

10

15

20

25

30

- une étape de recombinaison (84) de la variable u à partir au moins des valeurs des variables C et S du couple de Carry-Save calculées pendant l'exécution de la boucle d'opérations, et

- une étape de réduction (86) de la variable u selon une sixième relation u : = u-n, où n est un modulus,

lesdites étapes de recombinaison et de réduction de la variable u se chevauchant de manière à accélérer leur temps d'exécution ;

le radix ω est égal à 4 bits pour optimiser le temps d'exécution du calcul d'un produit Montgomery sur des variables d'entrée du produit de Montgomery codées sur 512 ou 1024 bits ;

les premiers produits a.b sont pré-calculés avant d'exécuter la boucle d'opérations ; et

les seconds produits m.n sont pré-calculés avant d'exécuter la boucle d'opérations.

L'invention a également pour objet un procédé pour accélérer le temps d'exécution du calcul d'un premier et d'un second produits de Montgomery en appliquant pour chaque produit comportant au moins une première étape pendant laquelle la première opération d'addition pour le premier produit est réalisée en même temps que la seconde opération d'addition pour le second produit.

Suivant d'autres caractéristiques et avantages de ce procédé pour accélérer le temps d'exécution du calcul d'un premier et d'un second produits de Montgomery :

il comporte au moins une seconde étape décalée dans le temps par rapport à la première, pendant laquelle la seconde opération d'addition pour le premier produit est réalisée en même temps que la première opération d'addition pour le second produit ;

il comporte à l'issue de l'exécution de la boucle d'opérations :

- une étape de recombinaison puis de réduction pour le premier produit exécuté en premier ; et ensuite,
  - une étape de recombinaison puis de réduction pour le second produit exécuté en second ;

une des variables d'entrée du premier produit de Montgomery exécuté en premier se compose des poids faibles d'une variable, et une des variables d'entrée du second produit de Montgomery exécuté en second se compose des poids forts de cette même variable :

5

L'invention a également pour objet un procédé pour accélérer le temps d'exécution du calcul d'une multiplication modulaire en appliquant une méthode mettant en œuvre des produits de Montgomery, caractérisé en ce que le calcul des produits de Montgomery est réalisé en appliquant au moins l'un des procédés conforme à l'invention.

10

15

20

25

30

Suivant d'autres caractéristiques et avantages de ce procédé pour accélérer le temps d'exécution du calcul d'une multiplication modulaire :

ladite méthode mettant en œuvre des produits de Montgomery est la méthode de Montgomery ;

L'invention a également pour objet un procédé pour accélérer le temps d'exécution du calcul d'une exponentiation modulaire en appliquant une méthode mettant en œuvre des multiplications modulaires, le calcul des multiplications modulaires est réalisé en appliquant un procédé conforme à l'invention.

Suivant d'autres caractéristiques et avantages de ce procédé pour accélérer le temps d'exécution du calcul d'une exponentiation modulaire :

ladite méthode mettant en œuvre des multiplications modulaires est la méthode m-ary avec une taille de mots de r bits ;

la taille de mots r de la méthode m-ary est égale à 5 bits pour accélérer le temps d'exécution de la méthode m-ary lorsque des variables d'entrée du calcul de l'exponentiation modulaire sont codées sur 512 ou 1024 bits ;

les seconds produits m.n sont pré-calculés avant d'appliquer la méthode m-ary;

ladite méthode mettant en œuvre des multiplications modulaires est la méthode des restes chinois ;

L'invention a également pour objet un procédé pour accélérer le temps d'exécution du calcul d'une première exponentiation modulaire en appliquant une méthode mettant en œuvre des secondes exponentiations

10

15

20

25

30

modulaires, les secondes exponentiations modulaires sont réalisées en appliquant un procédé conforme à l'invention.

Suivant d'autres caractéristiques et avantages de ce procédé pour accélérer le temps d'exécution du calcul d'une première exponentiation ;

ladite méthode mettant en œuvre des secondes exponentiations modulaires est la méthode des restes chinois ;

il est appliqué à des nombres codés sur plus de 320 bits ; et

L'invention a également pour objet un programme d'ordinateur comprenant des instructions de code de programme pour l'exécution de certaines étapes du procédé conforme à l'invention lorsque ledit programme est exécuté sur des moyens principaux de calcul associés audits moyens matériels de calcul.

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'un produit de Montgomery par la méthode de Montgomery à radix élevé sur des moyens matériels de calcul, ledit système comprenant :

des moyens pour effectuer une première opération d'addition entre une valeur d'un de plusieurs premiers produits, notés  $\overline{a_i}$ . $\overline{b}$ , et une valeur d'une variable, notée u, selon une première relation u := u+ $\overline{a_i}$ . $\overline{b}$ ;

des moyens pour effectuer une seconde opération d'addition entre une valeur d'un de plusieurs seconds produits, notés m.n, et une valeur de la variable u selon une deuxième relation u := u + m.n,

caractérisé en ce que les moyens pour effectuer la première et la seconde opérations d'addition comportent au moins un additionneur de Carry-Save;

Suivant d'autres caractéristiques et avantages de ce système :

les moyens pour effectuer la première et la seconde opérations d'addition comportent au moins un premier additionneur de Carry-Save adapté pour réaliser la première opération d'addition et un second additionneur de Carry-Save (158; 232) adapté pour réaliser la seconde opération d'addition.

il comporte des moyens classiques pour réaliser une troisième opération de division de la variable u par une puissance de 2, notée  $2^{\omega}$  où  $\omega$ 

15

20

25

30

est le radix, selon une troisième relation  $u := \frac{u}{2^{\omega}}$ , il comporte des moyens de stockage de la variable u sous la forme d'un couple de Carry-Save formé par deux variables, notées C et S et des moyens pour réaliser la troisième opération de division de la variable u sous la forme d'un couple de Carry-Save comprenant :

- des moyens de calcul et de stockage d'une retenue, notée  $R_{\text{e}}$ , qui risque d'être perdue par la division de chaque variable C et S par la puissance de 2;
- des moyens de division de chaque variable C et S par la puissance de 2;

les moyens de calcul et de stockage de la retenue  $R_e$  comportent des moyens d'addition conventionnelle des  $\omega$  bits de poids faible de la variable C, notés  $C_0$ , aux  $\omega$  bits de poids faible de la variable  $S_0$ , notés  $S_0$ , selon une quatrième relation  $S_0$ ;

il comprend:

- des moyens de recombinaison de la variable u au moins à partir des valeurs des variables C et S du couple de Carry-Save ;
- des moyens de réduction de la variable u, lesdits moyens de recombinaison de la variable u et lesdits moyens de réduction étant raccordés l'un à l'autre de manière à chevaucher leur fonctionnement sous le contrôle de moyens de commande ;

le radix  $\omega$  est égal à 4 bits pour optimiser le temps d'exécution du calcul d'un produit Montgomery sur des variables d'entrée du produit de Montgomery codées sur 512 ou 1024 bits ;

il comporte des moyens de pré-calculs des premiers produits  $\overline{a_i}$  ,  $\overline{b}$  ; il comporte des moyens de pré-calculs des seconds produits m.n. ;

lesdits moyens de pré-calculs des premiers et/ou des seconds produits comportent un additionneur conventionnel;

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'un premier et d'un second produits de Montgomery, caractérisé en ce qu'il comporte deux additionneurs de Carry-Save activés simultanément;

10

15

20

25

30

Suivant une autre caractéristique du système d'acélération du temps d'exécution du calcul d'un premier et d'un second produits de Montgomery, il comporte un seul moyen pour recombiner la variable u à partir au moins des valeurs de variables C et S du couple de Carry-Save, relié en entrée d'un seul moyen de réduction de la variable u ;

L'invention a également pour objet un un système d'accélération du temps d'exécution du calcul d'une multiplication modulaire par une méthode mettant en œuvre des produits de Montgomery lesdits produits Montgomery étant exécutés sur des moyens matériels de calcul, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des produits de Montgomery conforme à l'invention.

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'une multiplication modulaire par la méthode de Montgomery mettant en œuvre des produits de Montgomery sur des moyens matériels de calcul, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des produits de Montgomery selon l'une des revendications 24 à 34.

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par une méthode mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des multiplications modulaires conforme à l'invention.

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par la méthode mary avec une taille de mots de r bits mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des multiplications modulaires conforme à l'invention.

Suivant une autre caractéristique du système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par la méthode de m-ary, il comporte au moins un registre à décalage à gauche de 5 bits pour accélérer l'exécution de la méthode m-ary avec une taille de mots r bits de la méthode m-ary égale à 5 bits.

10

15

20

25

30

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par la méthode des restes chinois mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des multiplications modulaires conforme à l'invention.

L'invention a également pour objet un Système d'accélération du temps d'exécution du calcul d'une première exponentiation modulaire par une méthode mettant en œuvre des secondes exponentiations modulaires, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des secondes exponentiations modulaires conforme à l'invention.

L'invention a également pour objet un système d'accélération du temps d'exécution du calcul d'au moins une première exponentiation modulaire par la méthode des restes chinois mettant elle-même en œuvre des secondes exponentiations modulaires, caractérisé en ce qu'il comporte au moins un système d'accélération du temps d'exécution du calcul des secondes exponentiations modulaires conforme à l'invention.

L'invention a également pour objet un composant électronique qui comporte au moins un système conforme à l'invention .

Suivant une autre caractéristique de ce composant, il est formé avec au moins un FPGA.

L'invention a également pour objet une carte électronique qui comporte au moins un système conforme à l'invention .

Suivant une autre caractéristique de cette carte électronique, elle est conforme au standard PCI.

L'invention a également pour objet une machine caractérisée en ce qu'elle est associée à au moins un système conforme à l'invention.

L'invention a également pour objet un procédé pour accélérer le temps d'exécution du calcul d'une première exponentiation modulaire, notée M<sup>E</sup> mod n où M est le message d'entrée, E est l'exposant et n est le modulus, sur des moyens principaux de calcul, caractérisé en ce qu'il comprend en outre :

10

15

20

25

30

- une première étape de séparation du calcul de la première exponentiation modulaire en deux secondes exponentiations modulaires, en appliquant la méthode des restes chinois,

- une seconde étape consistant à calculer chacune des secondes exponentiations modulaires en appliquant la méthode m-ary, laquelle met en œuvre des multiplications modulaires,

- des étapes consistant à effectuer les multiplications modulaires en appliquant une méthode mettant en œuvre des produits de Montgomery.

Suivant d'autres caractéristiques et avantages de ce procédé pour accélérer le temps d'exécution du calcul d'une première exponentiation modulaire:

les variables d'entrée sont des nombres entiers naturels codés sur plus de 320 bits ;

la taille de mots r de la méthode m-ary est égale à 5 bits pour accélérer le temps d'exécution de la méthode m-ary lorsque les variables d'entrée du calcul de l'exponentiation modulaire sont codées sur 512 ou 1024 bits ;

les calculs des secondes exponentiations modulaires sont effectués sensiblement en parallèle ; et

les produits de Montgomery sont calculés en utilisant la méthode de Montgomery à radix élevé.

la méthode de Montgomery à radix élevé est mise en œuvre conformément à l'un des procédés conforme à l'invention.

L'invention a également pour objet un programme d'ordinateur comprenant des instructions de code de programme pour l'exécution de certaines étapes d'un procédé conforme à l'invention lorsque ledit programme est exécuté sur les moyens principaux de calcul.

L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels :

la figure 1 représente le procédé de Montgomery pour effectuer une multiplication modulaire ;

10

15

20

25

30

la figure 2 représente une méthode pour calculer un produit de Montgomery sous sa forme à radix élevé ;

la figure 3A est un schéma électronique d'un additionneur de Carry-Save;

la figure 3B est un schéma électronique d'un additionneur conventionnel;

la figure 4 est un exemple de division d'un nombre représenté sous la forme d'un couple Carry-Save ;

la figure 5 représente un procédé pour calculer un produit de Montgomery conforme à l'invention ;

la figure 6 représente un procédé d'exponentiation modulaire selon la méthode m-ary ;

la figure 7 représente un procédé d'exponentiation modulaire conforme à l'invention ;

la figure 8 représente la méthode des restes chinois ;

la figure 9 est une vue schématique d'un multiplieur de Montgomery conforme à l'invention ; et

la figure 10 est une vue schématique d'un exponentiateur modulaire conforme à l'invention .

Dans la suite de la description on utilise les notations suivantes :

- on note D2 le document suivant :Cetin Kaya Koç, « RSA Hardware Implementation »,qui peut être obtenu à la même adresse que le document D1 précédemment cité ;
- := est le symbole d'affectation, ainsi X :=M signifie qu'on affecte la valeur d'une variable notée M à une variable notée X ;

« déc. » indique que le chiffre qui le précède est en notation décimale.

« Composant FPGA » fait référence au composant programmable connu du type FPGA (Field Programmable Gate Array).

La figure 1 représente le procédé de Montgomery pour effectuer une multiplication modulaire entre une première variable d'entrée notée « a » et une seconde variable d'entrée notée « b » selon la relation suivante :

a. b mod n:

où a, b et n sont des entiers naturels, n étant le modulus.

La description qui va suivre de ce procédé ne présente que les informations nécessaires à la compréhension de l'invention. Pour plus d'informations le lecteur peut se référer, par exemple, au document D1 chapitre 3.8 « Montgomery's method ».

La multiplication modulaire selon le procédé de Montgomery s'effectue en cinq étapes successives numérotées 2, 4, 6, 8 et 10 sur la figure 1.

L'étape 2 consiste à calculer la variable n'<sub>0</sub> selon la relation 10 suivante :

$$n'_0 = -n_0^{-1}$$
;

où:

- le signe représente l'opération de complément à 1 ;
- $n_0$  représente les  $\omega$  bits de poids faible du modulus n,  $\omega$  étant appelé le radix ;
  - $n_0^{-1}$  représente l'inverse de  $n_0$  et est défini par la relation  $n_0.n_0^{-1}$  = 1 mod (2°), cette équation étant résolue par des méthodes connues telle que l'algorithme d'Euclide étendu

L'intérêt du calcul de n'<sub>0</sub> dans cette étape apparaîtra à la lecture de 20 la description de la figure 2.

Dans la deuxième étape 4 le résidu de Montgomery de la variable d'entrée a, noté a , est calculé selon la relation suivante :

 $\bar{a} := a.p \mod n$ 

où:

- a est la première variable d'entrée du produit modulaire ;
- n est le modulus du produit modulaire,
- p est défini par la relation suivante : p =  $2^k$ , où k est l'entier naturel tel que :  $2^{k-1} \le n < 2^k$ .

Dans la troisième étape 6 le résidu de Montgomery de la variable d'entrée b, noté b, est calculé selon la relation suivante :

$$b := b.p \mod n$$
;

où:

25

15

20

25

30

- b est la seconde variable d'entrée du produit modulaire ;
- n est le modulus ;
- p est identique à la variable p définie dans la deuxième étape 4.

Dans la quatrième étape 8 le produit de Montgomery entre le résidu ā et le résidu b est calculé et le résultat est affecté à une variable x selon la relation suivante :

$$\bar{x}$$
: = MonPro( $\bar{a}$ , $\bar{b}$ );

où :

-a et b sont les résidus calculés respectivement aux étapes 4 et 6 ;

- MonPro représente l'opération produit de Montgomery entre les variables  $\bar{a}$  et  $\bar{b}$ . Cette opération sera décrite par la suite en regard de la figure 2.

Dans la cinquième étape 10 le produit de Montgomery entre la variable  $\bar{x}$  et l'unité est calculé et le résultat est affecté à une variable x selon la relation suivante :

 $x := MonPro(\bar{x}, 1);$ 

οù :

- x est la variable calculée à la quatrième étape 8 ;
- 1 représente l'unité;
- MonPro représente l'opération produit de Montgomery.

A l'issue de ces cinq étapes 2, 4, 6, 8 et 10 le résultat de la multiplication de la première variable a par la seconde variable b modulo n est obtenu dans la variable x.

La figure 2 représente la méthode de Montgomery sous sa forme à radix élevé pour calculer un produit de Montgomery, également appelée ici la méthode de Montgomery à radix élevé.

La description qui va suivre de cette méthode ne présente que les informations nécessaires à la compréhension de l'invention. Pour plus d'informations le lecteur peut se référer, par exemple, au document D2 chapitre 7.5 « High radix Montogmery's method ».

10

15

20

25

30

Le calcul d'un produit de Montgomery correspond aux opérations MonPro de la figure 1. Cette opération va être présentée dans le cas particulier de l'étape 8 de la figure 1, c'est-à-dire qu'on décrit ici le calcul suivant :

MonPro $(\bar{a}, \bar{b}) = \bar{a}.\bar{b}.p^{-1} \mod n;$ 

Où:

- a et b sont les résidus de Montgomery respectifs des variables a et b calculées aux étapes 4 et 6 de la figure 1;
- p<sup>-1</sup> est l'inverse modulo-n de la variable p définie lors de la description de l'étape 4 de sorte que p<sup>-1</sup> satisfait la relation suivante : p.p<sup>-1</sup> =1 mod n.

Ce procédé comporte trois étapes principales 16, 18 et 20. La première étape 16 consiste à initialiser une variable u et un indice i selon les relations suivantes : u : = 0 ; i : = 0. Elle consiste également à pré-calculer des premiers produits ai.b qui seront définis en regard de l'opération 24 de ce procédé.

La deuxième étape 18 consiste réitérer une boucle d'opérations tant que l'indice i n'est pas inférieur ou égal à une variable s-1, l'indice i étant incrémenté à l'issue de chaque itération de la boucle. Cette boucle d'opérations est notée de façon conventionnelle « for i=0 to s-1 ». La variable s qui détermine le nombre d'itérations est ici définie par la relation suivante :

 $k = s\omega$ ;

où:

- k représente le nombre de bits nécessaires pour coder le modulus n, c'est-à-dire que k satisfait la relation :  $2^{k-1} \le n < 2^k$ ;

 $-\omega$  est le radix.

Ainsi, si par exemple k = 512 bits et si le radix  $\omega = 4$  bits, s = 128.

Par ailleurs si la division de k par le radix  $\omega$  ne donne pas un entier naturel, il est possible de rajouter à la représentation binaire du modulus n des bits de poids fort égaux à 0 de manière à ce que la représentation binaire du modulus n ainsi obtenue contienne un nombre de bits k' qui soit un multiple du radix  $\omega$ .

4)

5

10

20

La boucle d'opérations 18 comporte quatre opérations 24, 26, 28 et 30 successives.

La première opération 24 de la boucle d'opérations 18 consiste à effectuer une première opération d'addition et à affecter le résultat à la variable u selon la relation suivante :

$$u := u + \overline{a_i} \cdot \overline{b}$$
;

où:

- $\overline{a_i}$  représente les  $\omega$  bits de poids faible de la variable  $\overline{a}$  après un  $i^{\text{time}}$  décalage à droite de  $\omega$  bits de la représentation binaire de  $\overline{a_i}$ ; correspondant à l'indice i de la variable  $\overline{a_i}$ ;
  - b représente le résidu de Montgomery de la variable d'entrée b ;
  - u est la variable initialisée lors de l'étape 16.

On appellera par la suite « les premiers produits » l'ensemble des valeurs des produits a. b lorsque la valeur de l'indice i varie de 0 à s-1.

L'opération 26 suivante consiste à affecter à une variable m le résultat de la multiplication d'une variable  $u_0$  par  $n'_0$  modulo  $2^{\omega}$  selon la relation suivante :

$$m := u_0 \cdot n'_0 \mod 2^{\omega};$$

où:

- u<sub>0</sub> représente les ω bits de poids faible de la variable u
   précédemment calculée lors de l'opération 24;
- $n_0$  est la variable calculée lors de l'étape 2 du procédé de la figure 1 ;
  - ω est le radix.
- L'opération 28 consiste à effectuer une seconde opération d'addition puis à affecter le résultat dans la variable u selon la relation suivante :

$$u := u + m.n$$

où:

- u est la variable précédemment définie;
- m est la variable calculée lors de l'opération 26 ;
  - n est le modulus de la multiplication modulaire de la figure 1.

10

20

25

On appellera par la suite « les seconds produits » l'ensemble des valeurs des produits m.n possibles lorsque la valeur de m varie de 0 à  $2^{\omega}$  - 1.

L'opération 30 consiste à effectuer une opération de division de la variable u par une puissance de 2 puis à affecter le résultat de la division à la variable u selon la relation suivante :

 $u := u / 2^{\omega}$ 

où:

- u est la variable précédemment calculée ;
- 2<sup>ω</sup> est la puissance de 2, ω étant le radix.

A l'issue de la boucle d'opérations 18, l'étape 20 est exécutée. Cette étape consiste à effectuer une opération de réduction si la valeur de la variable u obtenue à l'issue de la boucle d'opérations 18 est supérieure à n, n étant le modulus. L'opération de réduction consiste à affecter à la variable u le résultat de la soustraction u moins n selon la relation suivante :

u:=u-n

où u et n sont respectivement la variable calculée lors de la boucle d'opérations 18 et le modulus de la multiplication modulaire de la figure 1.

On notera que le procédé de Montgomery décrit aux figures 1 et 2 transforme des multiplications modulo  $2^{\omega}$ . Or les multiplications modulo  $2^{\omega}$  s'exécutent beaucoup plus rapidement sur des moyens de calcul conventionnels. Toutefois, il est connu que ce gain de rapidité au niveau des multiplications modulaires est contrebalancé par la lenteur du calcul des résidus  $\bar{a}$  et  $\bar{b}$  lors des étapes 4 et 6 de la figure 1.

La méthode de Montgomery à radix élevée est couramment utilisée avec une valeur du radix égale à 8, cette valeur correspondant à un octet (mot de 8 bits). De façon surprenante il a été déterminé par des tests que cette valeur du radix n'était pas l'optimum pour accélérer le temps d'exécution du calcul d'un produit de Montgomery à radix élevé dans les conditions suivantes :

- le calcul est effectué sur des grands nombres. Par grands nombres on désigne des entiers naturels codés en binaire sur au moins 320 bits. (4)

5

10

15

20

25

- le calcul est effectué par des moyens matériels de calcul. Par moyens matériels de calcul on désigne ici des composants électroniques, ou des ensembles de composants électroniques spécialement conçus pour réaliser ce calcul. On exclue effectivement de ces moyens matériels spécifiques, des moyens polyvalents de calcul, tel qu'un ordinateur classique associé à un programme permettant de réaliser ce calcul.

Les tests suivants ont été réalisés pour des variables a, b et n codées en binaire sur 512 bits, c'est-à-dire pour une valeur de la variable k, précédemment définie, égale à 512 bits. Les tests consistent dans une première étape à concevoir des moyens matériels de calcul d'un produit de Montgomery selon le procédé de la figure 2. Dans une seconde étape les tests consistent à déterminer le temps d'exécution du calcul d'un produit de Montgomery selon le procédé de la figure 2 sur les moyens matériels de calcul conçus lors de la première étape et pour la fréquence de fonctionnement maximale de ces moyens matériels. On notera ainsi dans les exemples numériques suivants que la fréquence maximale de fonctionnement des moyens matériels de calcul diminue au fur et à mesure que la valeur du radix  $\omega$  augmente. Pour les résultats numériques suivants les moyens matériels de calcul sont formés avec un composant FPGA (Field Programmable Gate Array) dont la référence est 10K200E-1. Dans ces conditions les résultats obtenus sont les suivants :

- Pour un radix ω égal à 2 bits, la fréquence de fonctionnement maximale des moyens matériels de calcul est de 66 MHz. Le temps d'exécution d'un produit de Montgomery selon le procédé de la figure 2 est de 8280 nano-secondes.
- Pour un radix  $\omega$  égal à 3 bits, la fréquence de fonctionnement maximale des moyens matériels de calcul est de 60 MHz. Le temps d'exécution d'un produit de Montgomery selon le procédé de la figure 2 est de 6447 nano-secondes.
- Pour un radix ω égal à 4 bits, la fréquence de fonctionnement maximale des moyens matériels de calcul est de 50 MHz. Le temps d'exécution d'un produit de Montgomery selon le procédé de la figure 2 est de 5940 nano-secondes.

10

15

20

25

30

- Pour un radix  $\omega$  égal à 5 bits, la fréquence de fonctionnement maximale des moyens matériels de calcul est de 40 MHz. Le temps d'exécution d'un produit de Montgomery selon le procédé de la figure 2 est de 6475 nano-secondes.

On conçoit donc à la lecture des résultats de ces tests que pour optimiser le temps d'exécution d'un produit de Montgomery selon le procédé de la figure 2 pour des grands nombres codés sur 512 bits le radix doit être choisi égal à 4 bits.

De façon similaire il a été déterminé qu'une valeur du radix égale à 4 bits permet également d'optimiser le temps d'exécution du calcul d'un produit de Montgomery selon le procédé de la figure 2 pour des grands nombres codés sur 1024 bits.

Il existe une autre méthode pour calculer des produits de Montgomery connue sous le nom de «Méthode de Montgomery sous sa forme simple ». Cette méthode correspond à la méthode de Montgomery à radix élevé dans le cas où le radix est égal à 1 bit. Par conséquent on ne décrira pas ici cette méthode plus en détail, on considéra simplement que le la méthode de Montgomery à radix élevé inclus également le cas où le radix est égal à 1 bit.

Les figures 3A et 3B représentent un schéma électronique d'un additionneur de Carry-Save et un schéma électronique d'un additionneur conventionnel.

Sur ces schémas on note A<sub>i</sub> ,B<sub>i</sub> ,D<sub>i</sub> ,C<sub>i</sub> et S<sub>i</sub> respectivement les i <sup>éme</sup> bits en partant de la droite de la représentation binaire de variables A, B, D, C, et S, le bit le plus à droite de chaque représentation binaire ayant un indice i égal à zéro.

L'additionneur de Carry-Save de la figure 3A comporte trois cellules 40, 42 et 44. Ces cellules 40, 42 et 44 sont respectivement raccordées en entrée à des premiers moyens de stockage (non représentés) des bits  $A_0$ ,  $B_0$  et  $D_0$ , des bits  $A_1$ ,  $B_1$  et  $D_1$  et des bits  $A_2$ ,  $B_2$  et  $D_2$  des variables d'entrée A, B et D. Elles sont également raccordées en sortie respectivement à des seconds moyens de stockage (non représentés) des bits  $C_1$  et  $C_2$  et  $C_3$  et  $C_3$  et  $C_3$  des variables de sortie  $C_3$  et  $C_4$  et  $C_5$  et  $C_6$  et  $C_7$  et  $C_8$  et  $C_8$  des variables de sortie  $C_8$  et  $C_8$ 

20

25

30

La cellule 40 est adaptée pour calculer la valeur du bit  $S_0$  selon la relation suivante :

 $S_0 := A_0 \oplus B_0 \oplus D_0$ 

où:

- A<sub>0</sub>, B<sub>0</sub> et D<sub>0</sub> sont les bits d'entrée de la cellule;
- ⊕ représente l'opération logique « ou exclusif » ;

La cellule 40 est également adaptée pour calculer la valeur du bit C<sub>1</sub> selon la relation suivante :

 $C_1 := A_0.B_0 + A_0.D_0 + B_0.D_0$ 

10 **où** ;

- A<sub>0</sub> ,B<sub>0</sub> et D<sub>0</sub> ont été définis ci-dessus;
- + représente l'opération logique « ou » ;
- . représente l'opération logique « et ».

De façon similaire à la cellule 40, la cellule 42 est adaptée pour calculer les bits de sortie C<sub>2</sub> et S<sub>1</sub> selon les deux relations suivantes ;

$$S_1 := A_1 \oplus B_1 \oplus D_1$$
;

$$C_2 := A_1 .B_1 + A_1 .D_1 + B_1 .D_1;$$

De façon similaire aux cellules 40 et 42, la cellule 44 est adaptée pour calculer les bits de sortie  $S_2$  et  $C_3$  selon les deux relations suivantes :

 $S_2 := A_2 \oplus B_2 \oplus D_2 ;$ 

$$C_3 := A_2.B_2 + A_2 D_2 + B_2 D_2$$
;

L'opération qui consiste à calculer les bits de sortie des variables S et C en fonction des bits d'entrée selon les relations précédentes s'appelle une addition de Carry-Save.

On remarquera qu'en sortie de l'additionneur de Carry-Save, le résultat de l'addition des trois variables d'entrée A, B et D est enregistré dans les deux variables de sortie C et S, C et S formant ce que l'on appelle un couple de Carry-Save, noté (C, S). Pour obtenir le résultat de l'addition des trois variables d'entrée A, B et D dans une seule variable U, les variables C et S doivent être recombinées selon la relation suivante :

$$U:=C+S$$

Où:

10

15

20

25

30

- C et S sont les variables du couple du Carry-Save obtenues en sortie de l'additionneur de Carry-Save ;
  - + représente l'opération d'addition conventionnelle.

La méthode consistant à additionner les bits des variables d'entrée selon les relations précédentes pour obtenir un couple de Carry-Save, puis à recombiner les variables du couple de Carry-Save pour obtenir le résultat final de l'addition des variables d'entrée est connue sous le nom de « la méthode de Carry-save ». Ainsi la méthode de Carry-Save se compose d'une opération d'addition de Carry-Save suivie d'une opération de recombinaison du couple de Carry-Save.

On note λ le temps d'exécution du calcul de C 1 et S<sub>0</sub> par la cellule 40. On suppose que le temps d'exécution du calcul de C2 et S1 et de C3 et S2 par leurs cellules respectives 42 et 44 est également égal à λ. Dans ces conditions, le temps d'exécution de l'addition de Carry-Save entre les trois variables d'entrée A, B et D est égal à λ. En effet les bits des représentations binaires des variables A, B et D sont traités en parallèle par les cellules 40, 42 et 44. Ce résultat peut être généralisé à des additionneurs de Carry-Save comportant de nombreuses cellules, de manière à pouvoir réaliser des additions de Carry-Save sur des grands nombres comme définit précédemment.

On notera qu'un additionneur de Carry-Save peut également être réalisé par des moyens logiciels tels qu'un programme permettant de mettre en oeuvre des traitements en parallèle des opérations d'addition de Carry-Save.

La figure 3B représente un additionneur conventionnel adapté pour réaliser l'addition conventionnelle de deux variables d'entrée A et B et pour stocker le résultat dans une variable de sortie S.

Cet additionneur conventionnel comporte trois cellules 48, 50, 52.

La cellule 48 est raccordée à la sortie de premiers moyens de stockage (non représentés) des bits A<sub>0</sub> et B<sub>0</sub> et à l'entrée de seconds moyens de stockage (non représentés) du bit S<sub>0</sub>. Elle est également raccordée à une entrée de la cellule 50. Cette cellule 48 est adaptée pour additionner de façon conventionnelle les bits A<sub>0</sub> et B<sub>0</sub> et pour transmettre la retenue de cette

10

15

20

25

30

addition à la cellule 50. Le résultat de cette addition est stocké dans les seconds moyens de stockage du bit S<sub>0</sub>.

La cellule 50 est raccordée à la sortie de premier moyens de stockage (non représentés) des bits A<sub>1</sub> et B<sub>1</sub> et à l'entrée de seconds moyens de stockage (non représentés) du bit S<sub>1</sub>. Elle est également raccordée à une entrée de la cellule 52. Cette cellule 50 est adaptée pour additionner les bits A<sub>1</sub> et B<sub>1</sub> et pour transmettre la retenue de cette addition à la cellule 52. Le résultat de cette addition est stocké dans les seconds moyens de stockage du bit S<sub>1</sub>.

La cellule 52 est raccordée à la sortie de premiers moyens de stockage (non représentés) des bits  $A_2$  et  $B_2$  et à l'entrée de second moyens de stockage (non représentés) des bits  $S_2$  et  $S_3$ . Cette cellule 52 est adaptée pour additionner les bits  $A_2$  et  $B_2$ , le résultat et la retenue de cette addition étant stockés dans les seconds moyens de stockage, respectivement dans les bits  $S_2$  et  $S_3$ .

On note  $\lambda$  le temps d'exécution du calcul de  $S_0$  par la cellule 48 et l'on suppose que le temps d'exécution du calcul de  $S_1$  et de  $S_2$ ,  $S_3$  respectivement par les cellules 50 et 52 est identique à celui de la cellule 48. On remarque à la lecture de la description de cet additionneur conventionnel que l'exécution du calcul de  $S_1$  par la cellule 50 ne peut commencer que lorsque la cellule 48 a transmis la retenue de l'addition des bits  $A_0$  et  $B_0$ , c'est-à-dire lorsque le calcul de  $S_0$  est terminé. De même l'exécution du calcul de  $S_2$ ,  $S_3$  par la cellule 52 ne peut commencer que lorsque la cellule 50 a fini le calcul de  $S_1$ . Par conséquent l'addition des deux variables d'entrée A, B par l'additionneur de la figure 3B, nécessite un temps d'exécution de  $3\lambda$ .

On conçoit dès lors que pour additionner trois variables d'entrée A, B et D à l'aide de l'additionneur conventionnel de la figure 3B, le temps d'exécution du calcul est de  $3\lambda$  pour une première addition de A à B auquel il convient de rajouter  $3\lambda$ , correspondant au temps d'exécution d'une seconde addition entre le résultat de la première addition et la variable D. Ainsi la réalisation d'une addition entre trois variables d'entrée A, B et D à l'aide de cet additionneur conventionnel nécessitent un temps de  $6\lambda$ .

10

15

20

25

On vérifie bien à l'aide de cet exemple simplifié que le temps d'exécution d'une addition conventionnelle est proportionnel aux nombres de bits des variables d'entrée.

A titre de comparaison on suppose que le temps d'exécution  $\lambda$  est le même pour les cellules 40, 42, 44, 48, 50 et 52 des figures 3A et 3B. Ainsi, une addition de Carry-Save entre les variables A, B et D à l'aide de l'additionneur de Carry-Save s'exécute en un temps de  $\lambda$ . Pour obtenir le résultat de l'addition dans une seule variable, les variables C et S doivent être recombinées en effectuant une opération d'addition conventionnelle entre celles-ci qui s'exécute en un temps de  $3\lambda$ . Le temps total pour exécuter l'addition des variables A, B et D en mettant un œuvre un additionneur de Carry-Save est alors égal à  $4\lambda$ , contre  $6\lambda$  dans le cas où l'on n'utilise que des additionneurs conventionnels.

On réalise également à la lecture de la description précédente que le gain de temps réalisé grâce à la mise en œuvre d'additionneurs de Carry-Save est d'autant plus important que les additions sont réalisées sur des grands nombres. En effet, le temps d'exécution d'une addition conventionnelle est proportionnel au nombre de bits des variables d'entrée, ce qui n'est pas le cas pour une addition de Carry-Save.

Toutefois il est connu que l'utilisation d'additionneurs de Carry-Save ne présente d'intérêt que pour réaliser des additions entre trois variables d'entrée. De plus le résultat obtenu en sortie d'un additionneur de Carry-Save se présente sous la forme d'un couple de Carry-Save ce qui nécessite de recombiner les variables de sortie C et S par une addition conventionnelle, limitant ainsi l'intérêt d'un additionneur de Carry-Save. Il a également été réalisé qu'il est difficile d'effectuer des opérations arithmétiques sur une variable représentée sous la forme d'un couple de Carry-Save. Par exemple on ne peut pas simplement effectuer une opération de division par une puissance de 2, notée  $2^{\omega}$ , d'un couple de Carry-Save selon la relation suivante :

30 (C, S)/ $2^{\omega}$  : = (C/ $2^{\omega}$ , S/ $2^{\omega}$ )

où C et S sont les variables du couple de Carry-Save.

Cette difficulté est illustrée sur l'exemple de la figure 4 où :

 $C = 0110\ 0000\ 0010$ ; et

5 .

10

15

20

25

30

S = 01001001 1110.

En recombinant les variables C et S selon la relation C+S on obtient le résultat suivant :

C+S= 10101010 0000 (= 680 déc.)

En divisant le couple de Carry-Save recombiné C+S par une puissance de deux, ici 16, on obtient alors le résultat suivant :

(C+S)/16 = 10101010 (= 170 déc.)

Maintenant si l'on effectue le même calcul mais en inversant l'ordre des opérations, c'est-à-dire que l'on réalise d'abord l'opération de division et ensuite l'opération de recombinaison, on obtient alors successivement les résultats numériques suivants :

C/16 = 01100000:

 $S/16 = 0100\ 1001$ ;

 $C/16 + S/16 = 1010 \ 1001 \ (= 169 \ déc.)$ 

On remarque donc que la simple division de chaque variable C et S par une puissance de deux ne permet pas d'obtenir le résultat exact. Il est donc nécessaire de recombiner le couple de Carry-Save (C,S) avant d'exécuter une division d'une variable stockée sous la forme d'un couple de Carry-Save. Il n'existe pas dans l'état de la technique actuel de solution connue à ce problème.

A la lecture des inconvénients connus des additionneurs de Carry-Save, on conçoit qu'il n'est pas évident de mettre en œuvre ces additionneurs dans le cadre du calcul d'un produit de Montgomery. En effet les procédés connus de calcul d'un produit de Montgomery ne font intervenir que des opérations d'additions entre deux variables et non pas trois. De plus ces procédés connus comportent, notamment dans la cas de la méthode à radix élevé, des opérations arithmétiques qui ne peuvent pas être réalisées sur des couples de Carry-Save, telles que l'opération 30 de la figure 2.

La figure 5 représente un procédé conforme à l'invention pour calculer un produit de Montgomery entre deux variables d'entrée, notées  $\overline{a}$  et  $\overline{b}$ , correspondant aux résidus calculés lors des étapes 4 et 6 du procédé de la figure 1. On utilise pour présenter ce procédé les mêmes notations que celles définies en regard de la figure 2.

20

25

La figure 5 comporte trois étapes principales 70, 72 et 74 successives, l'étape 70 étant une étape d'initialisation, l'étape 72 étant une étape d'itération d'une boucle d'opérations, et l'étape 74 étant une étape de recombinaison et de réduction de résultat.

L'étape 70 d'initialisation consiste à initialiser les variables nécessaires pour le calcul du produit de Montgomery selon les relations suivantes :

C1:=0; S1:=0; C2:=0; S2:=0; R:=0; Où:

- C1 et S1 sont les variables d'un premier couple de Carry-Save noté (C1 , S1 ) ;
  - C2 et S2 sont les variables d'un second couple de Carry-Save noté (C2, S2) ;
  - R est une variable de stockage et de cumul de retenue dont l'intérêt apparaîtra à la lecture de la suite de la description.

L'étape 70 consiste également à pré-calculer les premiers produits ai . b définis en regard de l'opération 24 de la figure 2.

Pour cela on multiplie  $\bar{b}$  par toutes les valeurs possibles de  $\bar{a}_i$ , c'est-à-dire les entiers naturels compris entre 0 et  $2^{\infty}$  - 1.

La deuxième étape 72 consiste à réitérer une boucle d'opérations tant qu'un indice, noté i, n'est pas supérieur ou égal à une variable s-1, l'indice i étant incrémenté à l'issue de chaque itération de la boucle. Cette boucle d'opérations est notée de façon conventionnelle « for i=0 to s-1 ». La variable s qui détermine le nombre d'itérations est définie de façon analogue à celle de l'étape 18 de la figure 2.

La boucle d'opérations 72 comporte quatre opérations 76, 78, 80 et 82 successives.

15

25

L'opération 76 consiste à effectuer une première opération d'addition de Carry-Save entre les variables C2 divisée par  $2^{\omega}$ , S2 divisée par  $2^{\omega}$  et un des premiers produits  $\overline{a}_i$ .  $\overline{b}$  définis en regard de l'opération 24 de la figure 2. Cette opération d'addition est réalisée à l'aide d'un additionneur de Carry-Save selon la relation suivante :

(C1, S1) : = C2/2
$$^{\omega}$$
 + S2/2 $^{\omega}$ +  $\bar{a}_i$ . $\bar{b}$  où :

- ω est le radix:
- (C1, S1) est le premier couple de Carry-Save formé par les variables C1 et S1;
  - $\bar{a}_i$ .  $\bar{b}$  est un des premiers produits;
  - C2 et S2 sont les variables du second couple de Carry-Save (C2, S2).

On remarquera que cette opération 76 remplit la même fonction que les opérations 24 et 30 de la figure 2 mais la première opération d'addition est réalisée à l'aide d'un additionneur de Carry-Save.

L'opération 78 consiste à réaliser l'addition conventionnelle des variables  $C1_0$ ,  $S1_0$  et  $(R/2^{\omega})_0$  puis à affecter le résultat de cette opération à une variable m, selon la relation suivante :

20 
$$m:= (C1_0 + S1_0 + (R/2^{\omega})_0). n'_0$$
  
où:

- C1 $_0$  et S1 $_0$  représentent les  $\omega$  bits de poids faible respectivement des variables C1 et S1,  $\omega$  étant le radix.
- (R/2<sup>ω</sup>)<sub>0</sub> représente les ω bits de poids faible du résultat de la division de R par 2<sup>∞</sup>, ω étant le radix;
  - n'<sub>0</sub> est la variable calculée lors de l'étape 2 du procédé de la figure
    1;
    - m est une variable dans laquelle le résultat est stocké.

L'opération 80 consiste à effectuer une seconde opération d'addition entre les variables C1, S1 et un des seconds produits m.n définis en regard de l'opération 28 de la figure 2. Cette addition est réalisée par un additionneur de

10

20

25

30

Carry-Save et le résultat est affecté aux variables C2, S2 du second couple de Carry-Save selon la relation suivante :

$$(C2, S2) := C1+S1+m.n$$

où:

- C1 et S1 sont les variables précédemment calculées ;
- m.n est l'un des seconds produits ;
- S2 et C2 sont les variables du second couple de Carry-Save.

On notera que l'opération 80 remplit la même fonction que la seconde opération d'addition 28 de la figure 2 mais elle est réalisée à l'aide d'un additionneur de Carry-Save.

L'opération 82 consiste à calculer la variable R en additionnant de façon conventionnelle les variables C2<sub>0</sub>, S2<sub>0</sub>, et la valeur de la variable R. Le résultat est affecté à la variable R selon la relation suivante :

$$R := C2_0 + S2_0 + R$$

15 **Où**:

- C20, S20 sont respectivement les  $\omega$  bits de poids faible des variables C2 et S2,  $\omega$  étant le radix;
  - R est la variable de stockage et de cumul de retenues.

En effet, il a été découvert que la différence de résultat entre l'opération (C2+S2)/2 $^{\omega}$  et l'opération (C2/2 $^{\omega}$  + S2/2 $^{\omega}$ ), telle qu'illustrée par l'exemple de la figure 4, est égale à la retenue de l'opération C2 $_0$  + S2 $_0$ . On appelle donc ici « la retenue qui risque d'être perdue par la division de chaque variable C2 et S2 par une puissance de 2, notée 2 $^{\omega}$  », la retenue de l'opération C2 $_0$  + S2 $_0$ . Cette opération 82 calcule donc la retenue qui risque d'être perdue par la division de chaque variable C2 et S2 du second couple du Carry-Save par la puissance 2 $^{\omega}$  lors de l'opération 76. De plus, ici, l'opération 82 cumule la retenue de l'addition de C2 $_0$  + S2 $_0$  à chaque itération de la boucle d'opérations 72 pour un usage ultérieur lors de l'étape 74.

L'étape 74 de recombinaison et de réduction se compose d'une opération 84 de recombinaison suivie d'une opération 86 de réduction.

L'opération 84 consiste à réaliser une addition conventionnelle entre la variable C2 divisée par 2°, la variable S2 divisée par 2° et la variable

15

20

25

30

R divisée par  $2^{\omega}$ , le résultat étant affecté à une variable u selon la relation suivante :

$$u := C2/2^{\omega} + S2/2^{\omega} + R/2^{\omega}$$

Où:

- ω est le radix ;
- C2, S2 et R sont les variables précédemment calculées lors de la boucle d'opérations 72;
  - u est une variable de stockage du résultat de l'opération.

On notera que cette opération est une combinaison des opérations suivantes :

- Une division par  $2^{\omega}$  de chaque variable du couple du Carry-Save (C2, S2).
- Une opération d'extraction du cumul des retenues calculées pendant l'exécution de la boucle d'opérations 72, cette opération étant réalisée en décalant à droite de m bits la variable R.
  - Une opération de recombinaison du second couple du Carry-Save (C2, S2), calculé pendant l'exécution de la boucle d'opérations 72.
- Une opération d'addition au second couple de Carry-Save précédemment recombiné du cumul des retenues qui auraient été perdues si elles n'avaient pas été stockées et cumulées dans la variable R lors de l'exécution de la boucle d'opérations 72. Cette opération permet ainsi de restituer la véritable valeur du résultat à l'issue de la boucle d'opérations 72 malgré des opérations de division de chaque variable d'un couple de Carry-Save.

L'opération 86 consiste à réaliser une opération de réduction si la variable u est supérieure au modulus n selon la relation suivante :

$$u := u - n$$

où u est le résultat du produit de Montgomery.

Cette opération est notée de façon conventionnelle : « If  $u \ge n$  then u := u - n . »

Le procédé de calcul d'un produit de Montgomery conforme à l'invention est nettement plus rapide que le procédé connu de la figure 2. En

10

15

20

25

30

effet la première et la seconde opérations d'addition 76 et 80 sont réalisées à l'aide d'additionneurs de Carry-Save alors que dans le procédé connu les première et seconde opérations d'addition 24 et 28 sont réalisées à l'aide d'au moins un additionneur conventionnel. De plus le procédé de la figure 5 dévoile une méthode pour réaliser une division d'une variable représentée sous la forme d'un couple de Carry-Save par une puissance de 2, ce qui évite une étape de recombinaison du couple de Carry-Save avant d'exécuter cette division. Cette accélération du temps d'exécution du produit de Montgomery est d'autant plus sensible que les variables d'entrée  $\overline{a}$ ,  $\overline{b}$  et n sont grandes c.a.d. codées sur un nombre de bits importants. (supérieur à 320 bits)

On notera que les opérations 78 et 82 comportent des additions sur des petits nombres codés sur  $\omega$  bits et qu'une optimisation du temps d'exécution de ces deux opérations n'a pas d'effet sensible.

Par ailleurs les opérations 84 et 86 sont exécutées moins fréquemment que les opérations de la boucle 72, par conséquent une optimisation de leur temps d'exécution, bien que possible, n'a pas autant d'effet que celle des opérations de la boucle 72. Toutefois, en variante ces opérations sont accélérées. Un mode de réalisation de cette variante sera présenté en regard de la figure 9.

Dans une autre variante l'ensemble des seconds produits m.n sont calculés avant d'exécuter la boucle d'opérations 72 et stockés dans une mémoire. Ainsi les opérations de calcul des premiers produits  $\overline{a}_i$ .  $\overline{b}$  et des seconds produits m.n pendant la boucle d'opérations 72 sont remplacées par des opérations de sélection des résultats de ces calculs dans ladite mémoire .

En variante le radix  $\omega$  est choisi égal à 4 bits de manière à optimiser le temps d'exécution du produit de Montgomery entre des variables d'entrée codées sur 512 ou 1024 bits sur des moyens matériels de calcul. En effet, il a été déterminé de façon similaire à ce qui a été décrit en regard du procédé de la figure 2 que pour de telles variables d'entrée une valeur du radix  $\omega$  égale à 4 bits accélère le temps d'exécution du calcul du produit de Montgomery.

De préférence le mode de réalisation sera une combinaison du procédé de la figure 5 et des deux variantes décrites ci-dessus.

10

20

25

30

La figure 6 représente un procédé de calcul d'une exponentiation modulaire selon la méthode m-ary, pour effectuer le calcul suivant :

M<sup>E</sup> mod n

Où:

- M, E et n sont des entiers naturels codés en binaire sur k bits au maximum,
  - M est le message ; E est l'exposant ; et n est le modulus.

La méthode m-ary pour calculer une exponentiation modulaire étant connue, la description qui suit n'a pour but que d'introduire les éléments nécessaires à la compréhension de l'invention. Le lecteur se référa au document D1 chapitre 2.4 « The m-ary Method » pour des informations plus détaillées.

La figure 6 comporte quatre étapes successives 90, 92, 94 et 96.

L'étape 90 consiste à calculer et à enregistrer dans une mémoire les exponentiations de la variable M suivantes :

 $M^{\alpha} \mod n$ ;

Où:

- M est le message :
- $\alpha$  est un exposant :
- n est le modulus.

L'exponentiation précédente est calculée pour toutes les valeurs de l'exposant  $\alpha$  comprises entre 2 et m-1, m étant égal à  $2^r$ , où r est un paramètre prédéfini par l'utilisateur. Cette étape est représentée de façon conventionnelle sur la figure 6 par le symbole « M $^{\alpha}$  mod n for all  $\alpha$  = 2, 4, ....m-1 ».

L'étape 92 consiste à découper la représentation binaire de l'exposant E en s' mots de r bits, notés chacun F<sub>i</sub>, où i est un indice du mot et varie de 0 pour le mot le plus à droite de la représentation binaire de E à s'-1 pour le mot le plus à gauche de cette même représentation binaire. s' est calculé selon la relation suivante :

 $k = s' \cdot r$ 

Où:

10

20

25.

- k est le nombre de bits de la représentation binaire de E;
- r est le paramètre prédéfini.

Si k n'est pas divisible par r, des bits égaux à 0 sont ajoutés à gauche de la représentation binaire de l'exposant E pour obtenir une représentation binaire comportant un nombre de bits divisible par le paramètre r. Par exemple, si r et k sont respectivement égaux à 5 et 512 bits alors 3 bits de valeur nulle sont ajoutés sur la gauche de la représentation binaire de l'exposant E pour obtenir une représentation binaire comportant 515 bits ce qui permet d'obtenir s'égale 103.

On obtient les différents mots  $F_i$ , par exemple, par des opérations successives de décalage à gauche de l'exposant E de r bits dans un registre à décalage à gauche.

L'étape 94 consiste à calculer  $M^{F_{r-1}}$  mod n et à affecter le résultat à une variable C selon la relation suivante :

15  $C := M^{F_{s'-1}} \mod n$ ;

Où:

- n est le modulus :
- F<sub>S'-1</sub> est le (s'-1) énième mot déterminé lors de l'étape 92 ;
- M est le message;

- C est la variable dans laquelle est stocké le résultat de l'opération 94.

L'étape 96 consiste à réitérer une boucle d'opérations tant que l'indice i initialisé à la valeur de s'-2 n'est pas inférieur ou égal à 0, l'indice i étant décrémenté à l'issue de chaque itération de la boucle. Cette boucle d'opérations est notée de façon conventionnelle « for i=s'-2 downto 0 ». La variable s' qui détermine le nombre d'itérations a été définie précédemment.

Cette boucle d'opérations comporte deux opérations 98, 100 successives.

L'opération 98 consiste à calculer une exponentiation modulaire de la variable C puis à affecter le résultat dans la variable C selon la relation suivante :

 $C := C^{2^r} \mod n$ 

10

15

20

25

30

Où:

- C est la variable initialisée lors de l'étape 94 ;
- r est le paramètre prédéfini;
- n est le modulus.

L'opération 100 consiste à calculer une multiplication modulaire de la variable C, précédemment obtenue lors de l'opération 98, par la variable M<sup>F<sub>i</sub></sup> si le mot F, est différent de 0 selon la relation suivante :

 $C := C. M^{F_i} \mod n$ 

Où:

- n est le modulus ;
- F, est le mot d'indice i déterminé lors de l'étape 92 ;
- C est la variable précédemment calculée lors de l'opération 98.

Cette opération est représentée de façon classique sur la figure 6 par le symbole « If  $F_i \neq 0$  Then C := C.  $M^{F_i} \mod n$  ».

A l'issue de l'exécution de la boucle d'opérations 96, la variable C contient le résultat de l'exponentiation modulaire du message M.

La méthode de m-ary décrite ci-dessus pour calculer une exponentiation modulaire met en œuvre approximativement  $\delta$  opérations de multiplication modulaire,  $\delta$  étant calculé par la relation suivante :

$$\delta = 2^r - 2 + k - r + (k/r - 1) (1 - 1/2^r)$$

Où:

- k est le nombre de bits de l'exposant E ;
- r est le paramètre prédéfini.

Ceci représente une réduction du nombre d'opérations par rapport à d'autres procédés connus tels que l'algorithme binaire LR, de 17 à 18 % lorsque l'exponentiation porte sur des grands nombres codés sur 512 ou 1024 bits. Toutefois certaines méthodes sont connues pour être encore plus rapides, telles que par exemple l'algorithme binaire RL qui permet un parallélisme des opérations. Cependant il a été déterminé de façon expérimentale que la méthode m-ary pour un paramètre r choisi égal à 5 bits est un compromis optimal entre le nombre d'opérations de multiplication modulaire effectuées et

les ressources nécessaires pour mettre en œuvre cette méthode. Par ressources on désigne par exemple le nombre de cellules d'un composant FPGA.

La figure 7 illustre un procédé de calcul d'une exponentiation modulaire conforme à l'invention illustré dans le cas du calcul de l'exponentiation suivante :

M<sup>E</sup> mod n

Où:

- M, E et n sont des entiers naturels codés en binaire sur 512 bits au maximum ;
  - M est le message :
  - E est l'exposant ; et
  - n est le modulus

Le procédé d'exponentiation modulaire conforme à l'invention met en œuvre la méthode m-ary dans laquelle les multiplications modulaires sont réalisées selon le procédé de Montgomery décrit en regard de la figure 1. Les produits de Montgomery mis en œuvre par le procédé de Montgomery sont, par exemple, calculés selon le procédé de la figure 5 avec un radix égal à 4 bits. De plus dans le cas particulier décrit ici le paramètre r de la méthode de m-ary est choisi égal à 5 bits de manière à accélérer le temps d'exécution du calcul de l'exponentiation pour des variables d'entrée codées sur 512 ou 1024 bits.

Ce procédé comporte sept étapes 110, 112, 114, 116, 118, 120 et 122 successives.

L'étape 110 consiste à calculer le résidu de Montgomery du message M selon la relation suivante :

 $\overline{M} := M.p \mod n$ 

où:

- M est le message;
- o p est le paramètre de la méthode de Montgomery défini lors de l'étape 4 du procédé de la figure 1 selon la relation suivante :  $p = 2^k$ , où k est le nombre de bits du modulus n;
  - n est le modulus :

25

10

15

20

25

-  $\overline{\mathrm{M}}$  est la variable dans lequel est enregistré le résidu du message M.

Le calcul du résidu de M s'effectue par des méthodes classiques telles que l'algorithme d'Euclide étendu.

L'étape 112 consiste à calculer la variable  $n'_0$  selon la relation suivante  $n'_0 = -n_0^{-1}$ . Ce calcul ayant déjà été décrit en regard de l'étape 2 de la figure 1 il ne sera pas décrit ici plus en détail. Ce calcul s'effectue également par des méthodes classiques telles que l'algorithme d'Euclide étendu.

L'étape 114 consiste à calculer l'ensemble des seconds produits m.n. Pour cela le produit m.n est calculé pour chaque valeur de m comprise entre 0 et 15. En effet, l'examen de l'opération 26 de la figure 2 montre que m est congru à  $u_0$ .  $n'_0$  modulo  $2^{\omega}$ , de sorte que la valeur de m ne peut être comprise qu'entre 0 et 15 lorsque le radix  $\omega$  est égal à 4 bits.

L'étape 116 consiste à élever à la puissance  $\alpha$  le résidu  $\overline{M}$  au sens de Montgomery, pour l'ensemble des différentes valeurs de  $\alpha$  comprises entre 2 et 31. En effet le paramètre r de la méthode m-ary est ici égal à 5 bits, il découle de l'étape 90 du procédé de la figure 6 qu'il n'est pas nécessaire de calculer les puissances  $\overline{M}$  supérieures à 31. Cette étape 116 est par exemple réalisée par trente et un produits de Montgomery successifs selon la relation suivante :

 $\overline{M}^{\alpha} = MonPro(\overline{M}, \overline{M}^{\alpha-1})$ 

où MonPro désigne un produit de Montgomery calculé par exemple selon le procédé de la figure 5.

Lors de cette étape, les opérations suivantes sont successivement effectuées :

 $\overline{M}^2$ : = MonPro ( $\overline{M}$ ,  $\overline{M}$ ), où  $\overline{M}$  a été calculé lors de l'étape 110;

 $\overline{M}^3$ : = MonPro ( $\overline{M}$ ,  $\overline{M}^2$ ), où  $\overline{M}^2$  a été calculé lors de l'opération précédente ;

etc ...

Ainsi on obtient successivement  $\overline{M}^2$  jusqu'à  $\overline{M}^{31}$ .

10

15

25

L'étape 118 consiste à découper l'exposant E en une succession de mots de 5 bits appelés  $F_i$  conformément à l'étape 92 de la méthode m-ary décrite en regard de la figure 6. Ensuite, toujours dans l'étape 118, la valeur de  $\overline{\mathbb{M}}^{F_{102}}$  est affectée à une variable C selon la relation suivante :

$$\overline{C} := \overline{M}^{F \ 102}$$

Où  $F_{102}$  est le 102 énième mot  $F_i$  tel que défini en regard de l'étape 94 de la figure 6.

On notera que lors de cette étape,  $\overline{M}^{F \ 102}$  n'a pas besoin d'être calculé puisque ce calcul a déjà été effectué lors de l'étape 116.

L'étape 120 consiste à réitérer une boucle d'opérations tant qu'un indice i initialisé à la valeur 101 n'est pas strictement inférieur à 0, l'indice i étant décrémenté de 1 à chaque itération de la boucle d'opérations. La valeur initial de l'indice i est calculée conformément à l'étape 96 de la figure 6 pour un paramètre r de la méthode m-ary égal à 5 bits et une valeur de la variable k égale à 515 bits.

La boucle d'opérations se compose de deux opérations successives 126 et 128.

L'opération 126 consiste à calculer et à stocker l'élévation à la puissance 32 de la variable  $\overline{C}$  selon la relation suivante :

$$\overline{C} := \overline{C}^{32}$$

Où:

-C est la variable initialisée à l'étape 118;

32 est calculé conformément à l'opération 98 de la méthode m-ary de la figure 6, selon la relation 32= 2<sup>5</sup>, où 5 est la valeur du paramètre r de la méthode m-ary.

L'opération 128 consiste à calculer le produit de Montgomery de la variable  $\overline{C}$  par la variable  $\overline{M}^{F_i}$  et à stocker ce résultat selon la relation suivante :

$$\overline{C} := MonPro(\overline{C}, \overline{M}^{F_i})$$

30 **où**:

- $\overline{M}^{F\,I}$  est sélectionné parmi les puissances de  $\overline{M}$  calculées à l'étape 116 connaissant la valeur de  $F_i$  ;
- MonPro désigne l'opération produit de Montgomery, par exemple exécutée conformément au procédé de la figure 5.

On notera que cette opération 128 comporte également un test de la valeur de  $F_i$  de manière à exécuter le produit de Montgomery que si la valeur de  $F_i$  est différente de 0.

En variante le produit de Montgomery est systématiquement exécuté pour éviter le test de la valeur de F<sub>i</sub>.

A l'issue de l'étape 120, l'étape 122 est exécutée. Cette étape consiste à calculer le produit de Montgomery entre la variable  $\overline{C}$  et l'unité 1 et à stocker ce résultat, selon la relation suivante

 $C := MonPro(\overline{C}, 1)$ 

Où:

15 -  $\overline{C}$  est la variable calculée à l'étape 120 ;

1 représente l'unité;

C est une variable dans laquelle est enregistrée le résultat de l'exponentiation modulaire du message d'entrée M.

On remarque que la combinaison de la méthode m-ary et du procédé de Montgomery pour calculer des multiplications modulaires est particulièrement intéressant dans le cas du calcul d'une exponentiation puisque le résidu de Montgomery du message d'entrée M n'est calculé qu'une seule fois. L'inconvénient du procédé de Montgomery, c'est-à-dire la nécessité de calculer les résidus des variables d'entrée avant d'effectuer des produits de Montgomery est ainsi limité. Cette combinaison de la méthode m-ary et du procédé de Montgomery permet donc d'accélérer le temps d'exécution du calcul d'une exponentiation modulaire.

En variante on peut également combiner le procédé de la figure 7 à la méthode des restes chinois (également appelée méthode CRT). La méthode des restes chinois est succinctement décrite à la figure 8. Cette méthode étant connue, le lecteur se référera pour plus de détail au chapitre 4.1: « Fast Decryption using CRT » du document D1 .

30

15

25

La méthode des restes chinois permet de décomposer une première opération d'exponentiation modulaire en deux secondes opérations d'exponentiation modulaire avec des exposants et des modulus plus petits.

La première exponentiation modulaire est notée comme suit :

M<sup>E</sup> mod n

où:

- M est un message d'entrée;
- E est un exposant;
- n est un modulus se décomposant sous la forme d'un produit tel que n=P.Q, où P et Q sont des entiers naturels premiers.

Dans une première étape 130, cette première exponentiation est décomposée en deux secondes exponentiations respectivement modulo E1 et E2 que l'on calcule séparément, selon les relations suivantes :

 $M1 := M^{E1} \mod P$ 

 $M2 := M^{E2} \mod Q$ 

où:

- M est le message d'entrée ;
- $-E1 = E \mod (P-1);$
- $-E2 = E \mod (Q-1);$
- M1 et M2 sont des variables de stockage des résultats intermédiaires.

Dans une étape 134 suivante, le résultat de la première exponentiation modulaire est obtenu en combinant les variables M1 et M2 précédemment calculées, selon la relation suivante :

 $M := M2 + [(M1 - M2), (Q^{-1} \mod P) \mod P], Q$ 

Où:

- M1 et M2 sont les variables calculées à l'étape 130;
- Q et P sont les nombres premiers tels que n = P.Q.

k étant le nombre de bits nécessaires pour coder le modulus n, il est possible de choisir P et Q tel que P et Q aient un nombre de bits sensiblement égal à k/2. Dans ces conditions, on estime que la méthode des restes chinois permet de réduire d'un facteur 4 le nombre d'opérations requises pour calculer la première exponentiation, lorsque celle-ci est mise en œuvre par des moyens

10

15

20

25

30

logiciels de calcul. Ce facteur est de l'ordre de 2 lorsque la méthode des restes chinois est mise en œuvre par des moyens matériels de calcul tels qu'un composant FPGA. De plus, pour accélérer le temps d'exécution du calcul de la première exponentiation, les calculs des variables M1 et M2 peuvent être effectués en parallèle.

On notera que cette méthode permet ainsi de décomposer une première exponentiation modulaire portant sur des grands nombres codés sur 1024 bits en deux secondes exponentiations modulaires portant sur des grands nombres codés sur 512 bits.

Des estimations de temps de calcul d'une première exponentiation modulaire ont été effectuées dans les conditions suivantes :

- la première exponentiation modulaire portant sur des grands nombres de 1024 bits est décomposée en deux secondes exponentiations modulaires de 512 bits chacune.

- chacune des secondes exponentiations modulaires est calculée selon le procédé de la figure 7 dans lequel les produits de Montgomery sont calculées selon le procédé de la figure 5.

Dans ces conditions lorsque le procédé est mis en œuvre par un composant FPGA travaillant à 40 MHz le temps d'exécution du calcul de la première exponentiation est sensiblement égal à 4.71 milli secondes.

Dans les mêmes conditions mais pour des grands nombres codés sur 1024 bits il a été déterminé que le temps d'exécution du calcul d'une première exponentiation est sensiblement égal à 17.8 milli secondes

La figure 9 représente schématiquement des moyens matériels de calcul 150 conforme à l'invention. Ces moyens matériels sont appelés ici « multiplieur de Montgomery ». Sur cette figure seuls les éléments spécifiques à l'invention ont été représentés. Les autres composants non représentés mais nécessaires à la mise en œuvre du procédé de la figure 5 peuvent être aisément déterminés, de façon classique à partir des éléments décrits précédemment. Ainsi les composants nécessaires pour mettre en œuvre les opérations 78 et 82 de la figure 5 ainsi que les opérations de divisions n'ont pas été représentés. De même les tampons de stockage des variables C1, S1, C2, S2, R et u ne sont pas représentés.

10

15

20

25

30

Ce multiplieur 150 comporte une mémoire 152 raccordée à l'entrée et à la sortie de moyens 154 de calculs spécifiques, sous le contrôle de moyens de commande 156.

Le multiplieur de Montgomery 150 décrit ici à titre d'exemple est adapté pour coopérer avec des moyens principaux de calcul (non représentés). Ces moyens principaux de calcul exécutent par exemple une exponentiation modulaire selon le procédé de la figure 7. Dans une telle situation le multiplieur de Montgomery 50 est un coprocesseur permettant d'accélérer le temps d'exécution des produits de Montgomery.

La mémoire 152 est raccordée par l'intermédiaire de bus d'entrée / sortie de données aux moyens principaux de calcul (non représentés).

La mémoire 152 est adaptée pour stocker les variables suivantes : la variable  $\overline{M}$  calculée lors de l'étape 110 du procédé de la figure 7 ; la variable n'<sub>0</sub> calculée lors de l'étape 112 du procédé de la figure 7 ; les seconds produits m.n calculés lors de l'étape 114 du procédé de la figure 7 ;

les variables  $\overline{M}^{\alpha}$  calculées lors de l'étape 116 de la figure 7 ;

la variable C initialisée lors de l'étape 118 et calculée lors des opérations 126 et 128 du procédé de la figure 7 ;

l'unité 1 nécessaire pour la réalisation de l'étape 122 du procédé de la figure 7 ; et

les premiers produits ai. b pré-calculés lors de l'étape 70 du procédé de la figure 5.

Les moyens 154 de calculs spécifiques comportent un premier et un second additionneurs de Carry-Save 157, 158, un premier et un second additionneurs conventionnels 160 et 162, un registre à décalage à droite 164 et un soustracteur conventionnel 166.

Le premier additionneur de Carry-Save 157 est raccordé à une sortie de la mémoire 152 et à une sortie du second additionneur du Carry-Save 158. Il est également raccordé à l'entrée du second additionneur de Carry-Save 158. Cet additionneur de Carry-Save est ici destiné à réaliser la première

10

opération d'addition 76 du procédé de la figure 5. Sa structure est classique et découle de celle décrite en regard de la figure 3A.

Le second additionneur de Carry-Save 158 est raccordé à la sortie de la mémoire 152 et à une sortie du premier additionneur de Carry-Save 157. Il est également raccordé à une entrée du premier additionneur de Carry-Save 157. Cet additionneur 158 est, ici, destiné à réaliser la seconde opération d'addition 80 du procédé de la figure 5. Sa structure est similaire à celle du premier additionneur de Carry-Save 157.

Le premier additionneur conventionnel 160 est raccordé à une entrée et à la sortie de la mémoire 152. Cet additionneur est destiné à réaliser le pré-calcul des premiers produits ai. b et des seconds produits m.n. Par exemple le calcul des seconds produits m.n est réalisé selon la succession de calculs suivant:

2.N := N+N

15 3.N := N+2.N

4.N := N + 3.N

etc...

Les résultats des calculs des premiers et des seconds produits sont ensuite stockés dans la mémoire 152 aux emplacements prévus à cet effet.

20 Le second additionneur conventionnel 162 est raccordé à la sortie du second additionneur de Carry-Save 158 et à une entrée du soustracteur 166. Ce second additionneur 162 est destiné à réaliser l'opération de recombinaison 84 de la figure 5. Sa structure découle de celle décrite en regard de la figure 3B. Toutefois les cellules qui le composent telles que la cellule 48 de la figure 3B, sont regroupées en étages de 32 cellules. La sortie de chaque étage est directement raccordée à un étage correspondant dans le soustracteur 166 de manière à ce que, dès que le calcul de l'addition dans un des étages est fini, le résultat est directement transmis à l'étage correspondant du soustracteur 166 sans attendre. Ainsi le soustracteur 166 exécute l'opération de soustraction avec seulement un cycle d'horloge de retard sur l'opération d'addition. Cette structure est connue sous le nom de « Pipe line », et permet d'accélérer le temps d'exécution des opérations.

25

30

10

15

20

25

30

Le soustracteur 166 est adapté pour réaliser l'opération 86 de la figure 5. Il est donc par exemple raccordé aux sorties du second additionneur conventionnel 162 et de la mémoire 152. Il est également raccordé à une entrée de la mémoire 152, par exemple, pour stocker le résultat de l'opération de réduction 86.

Le registre à décalage à droite164 est adapté pour décaler à droite de  $\omega$  bits,  $\omega$  étant le radix de la méthode de Montgomery à radix élevé. Ce registre 164 est destiné à réaliser les opérations calcul des  $\overline{ai}$ , le résultat étant alors utilisé pour sélectionner l'un des premiers produits  $\overline{ai}$ .  $\overline{b}$  correspondant dans la mémoire 152. Les connexions du registre à décalage 164 avec les autres composants de la figure 9 n'ont pas été représentées pour simplifier la représentation schématique, de telles connexions pouvant aisément être déterminées.

Les moyens de commande 156 sont adaptés pour commander le fonctionnement des moyens de calculs spécifiques 154 et de la mémoire 152 conformément au procédé de la figure 5. Ces moyens de commande sont réalisés de façon classique.

L'ensemble des éléments de la figure 9 sont, par exemple, implantés dans un composant FPGA ou dans un composant ASIC. En variante ce composant est associé à d'autres composants électroniques sur une carte électronique de manière à réaliser une carte électronique conforme au standard PCI. Une carte conforme au standard PCI est enfichable dans des ordinateurs classiques, ces derniers étant alors adaptés pour former les moyens principaux de calcul.

Dans le cas d'un composant FPGA dont la référence est XILINX XCV1600E-6 fonctionnant à 45 MHz, les estimations du nombre de cycles d'horloge requis pour exécuter chaque étape du procédé de la figure 5 sont les suivantes :

35 cycles d'horloge pour l'étape 70 ;

260 cycles d'horloge pour l'étape 72;

39 cycles d'horloge pour l'étape 74 de recombinaison et de réduction.

10

15

20

25

30

Ainsi l'estimation du nombre de cycles d'horloge total pour calculer un produit de Montgomery selon le procédé de la figure 5 est de 334 cycles d'horloge pour des variables d'entrée codées sur 512 bits.

Dans ces conditions il a également été estimé que le procédé de la figure 7 met en œuvre 643 produits de Montgomery et que l'étape 114 de la figure 7 de pré-calcul des seconds produits m.n nécessite 38 cycles d'horloge. On obtient ainsi une estimation du nombre de cycles d'horloge nécessaires pour calculer une exponentiation modulaire portant sur des grands nombres de 512 bits égale à 214223 cycles d'horloge. Ceci correspond pour une fréquence de fonctionnement du composant FPGA de 45 MHz à un nombre d'exponentiations 512 bits sensiblement supérieur à 200 par seconde. On notera que pour cette estimation on considère que les étapes 110 et 112 du procédé de la figure 7 sont exécutées par les moyens principaux de calcul associés au multiplieur de Montgomery 150. Par conséquent le nombre de cycles d'horloge requis pour exécuter ces deux opérations n'est pas pris en compte dans cette estimation. On admet toutefois que leur temps d'exécution est approximativement 10 fois inférieur à celui des étapes 114 à 122.

En variante les moyens de calculs spécifiques 154 comportent un seul additionneur de Carry-Save. En effet lors de l'exécution du procédé de la figure 5, la première opération d'addition 76 précéde toujours la seconde opération d'addition 80 puisque le résultat de la première addition 76 est utilisé dans cette seconde opération d'addition 80. Par conséquent le premier et le second additionneurs de Carry-Save 157, 158 ne sont jamais actifs en même temps, il est donc possible de les remplacer par un seul additionneur de Carry-Save réalisant alternativement la première opération d'addition 76 et la seconde opération d'addition 80.

La figure 10 représente schématiquement des moyens matériels de calcul 200 conforme à l'invention associés à des moyens principaux de calcul 201. Sur ce schéma seuls les composants électroniques principaux ont été représentés, les autres composants pouvant être aisément déterminé.

Les moyens principaux de calcul 201 sont adaptés pour réaliser des exponentiations modulaires selon le procédé de la figure 7 en coopérant avec les moyens matériels de calcul 200. Ils sont, par exemple, formés avec un

ordinateur. Dans le cas particulier décrit ici, les moyens 201 sont adaptés pour réaliser une première et une seconde exponentiations modulaires. La première et la seconde exponentiations modulaires sont chacune réalisées selon le procédé de la figure 7 et par conséquent mettent en œuvre respectivement des premiers et des seconds produits de Montgomery.

Les moyens matériels de calcul 200 sont adaptés pour former un coprocesseur pour les moyens principaux de calcul 201. Il comporte un multiplieur de Montgomery 202 associé à des moyens de décalage à gauche 204, sous la commande de premiers moyens de commande 206.

10

15

5

Le multiplieur de Montgomery 202 est une variante du multiplieur de Montgomery 150 de la figure 9 dans lequel l'utilisation des ressources est optimisée. En effet il est adapté pour exécuter sensiblement en parallèle les premiers et les seconds produits de Montgomery sans pour autant dédoubler les ressources à mettre en œuvre. Il permet ainsi de diviser par deux le temps d'exécution de deux produits de Montgomery.

Ce multiplieur de Montgomery 202 comporte une mémoire 210 associée à des moyens de calculs spécifiques 212, sous le contrôle de seconds moyens de commande 214. De même que sur la figure 9, seuls les composants principaux ont été représentés, les autres composants sont aisément déterminables.

20

La mémoire 210 est adaptée pour stocker les variables suivantes :

le résidu  $\overline{M}$  d'un message d'entrée M de la première exponentiation, calculé lors de l'étape 110 du procédé de la figure 7 par les moyens de calcul 201.

25

le résidu. M' d'un message d'entrée M' de la seconde exponentiation, calculé lors de l'étape 110 du procédé de la figure 7 par les moyens de calcul 201.

- les variables n'<sub>0</sub> et n''<sub>0</sub> calculées lors des étapes 112 du procédé de la figure 7 respectivement pour la première et la seconde exponentiations modulaires ;

30

les seconds produits m.n et m'.n' calculés lors des étapes 114 du procédé de la figure 7 respectivement pour la première et la seconde exponentiations modulaires ;

10

15

20

25

30

OCID: <WO\_\_\_\_\_02073450A1\_I\_>

les variables  $\overline{M}^\alpha$  est  $\overline{M}^{\prime\alpha}$  calculées lors des étapes 116 du procédé de la figure 7 respectivement pour la première et la seconde exponentiations modulaires ;

les variables C et C' calculées lors de l'étape 118 et lors des opérations 126 et 128 du procédé de la figure 7 respectivement pour la première et la seconde exponentiations modulaires ;

l'unité 1 nécessaire pour exécuter l'étape 122 du procédé de la figure 7 ;

les modulus n et n' respectivement de la première et de la seconde exponentiations modulaires.

La mémoire 210 comporte un premier et un second tampons d'entrée de données de manière à enregistrer simultanément deux données différentes. Elle comporte également un premier et un second tampons de sortie de données de manière à mettre simultanément à disposition des moyens de calculs spécifiques 212 deux données différentes, une dans chaque tampon de données.

Les moyens 212 de calculs spécifiques comportent un premier et un second registres à décalage à droite 216, 218, un premier et un second additionneurs conventionnels 220, 222, un bloc d'additionneurs de Carry-Save 224 et un bloc 226 de recombinaison et de réduction.

Le premier registre à décalage à droite 216 est raccordé au premier tampon de sortie de données de la mémoire 210 et à l'entrée du premier additionneur conventionnel 220. Ce premier registre à décalage 216 est destiné à être utilisé lors des opérations de calcul de la première exponentiation modulaire. Ainsi ce registre est utilisé de façon similaire au registre 164 de la figure 8 pour calculer les  $\overline{ai}$ .

Le second registre à décalage 218 est similaire au premier registre à décalage 216. Toutefois celui-ci est raccordé au second tampon de sortie de données de la mémoire 210 et à l'entrée du second additionneur conventionnel 222. Ce registre à décalage est destiné à être utilisé lors des opérations de calcul de la seconde exponentiation modulaire.

Le premier additionneur conventionnel 220 est raccordé au premier tampon d'entrée de données de la mémoire 210. Cet additionneur conventionnel 220 est destiné à être utilisé pour le calcul de la première exponentiation modulaire. Sa structure et son fonctionnement sont similaires à l'additionneur conventionnel 160 de la figure 8.

Le second additionneur conventionnel 222 est raccordé en sortie du second registre à décalage 118 et au second tampon d'entrée de la mémoire 210. Sa structure et son fonctionnement sont similaires à l'additionneur conventionnel 160 de la figure 8.

10

15

20

25

30

5

Le bloc 224 d'additionneurs de Carry-Save est raccordé au premier et au second tampons de sortie de données de la mémoire 210, et à l'entrée du bloc 226 de recombinaison et de réduction. Ce bloc 224 comporte deux additionneurs de Carry-Save 230 et 232. Le premier et le second additionneurs de Carry-Save 230, 232 sont respectivement adaptés pour réaliser la première opération d'addition 76 et la seconde opération d'addition 80 du procédé de la figure 5. Ces deux additionneurs de Carry-Save 230, 232 sont commandés par les seconds moyens de commande 214 pour que les opérations de calcul du premier et du second produits de Montgomery soient entrelacées. Ainsi après une phase d'initialisation, la première opération d'addition 76 pour le premier produit de Montgomery est exécutée par le premier additionneur de Carry-Save 230 tandis que, dans le même temps, la seconde opération d'addition 80 pour le second produit de Montgomery est exécutée par le second additionneur de Carry-Save 232. Ensuite lors des opérations suivantes d'exécution de la boucle d'opérations 72, la situation s'inverse, c'est-à-dire que l'additionneur de Carry-Save 230 exécute la première opération d'addition 76 pour le calcul du second produit de Montgomery tandis que, dans le même temps, le second additionneur de Carry-Save 232 exécute la seconde opération d'addition 80 pour le calcul du premier produit de Montgomery. Les seconds moyens de commande 214 mettent à profit le fait que dans le procédé de la figure 5 appliqué au calcul d'un seul produit de Montgomery, la première et la seconde opérations d'addition sont toujours successives et ne peuvent pas être réalisées en même temps. Par conséquent lors du calcul d'un seul produit de Montgomery il existe toujours un additionneur de Carry-Save inactif. Ainsi les seconds moyens de commande décrits ici, commandent l'additionneur de Carry-Save inactif pour exécuter une opération d'addition destinée à un second produit de Montgomery exécuté en parallèle avec le premier.

5

Le bloc 226 de recombinaison et de réduction se compose d'un additionneur conventionnel 236 raccordé à l'entrée d'un soustracteur conventionnel 238. L'additionneur conventionnel 236 est raccordé à la sortie du bloc 224 d'additionneurs de Carry-Save. Cet additionneur conventionnel 236 est adapté pour réaliser l'opération 84 de recombinaison du procédé de la figure 5.

Le soustracteur 238 est raccordé par exemple à l'entrée des moyens principaux de calcul 201 apte à utiliser le résultat du produit de Montgomery. Le soustracteur 238 est adapté pour réaliser l'opération de réduction 86 du procédé de la figure 5.

15

10

Les seconds moyens de commande 214 sont réalisés de façon conventionnelle et sont raccordés à l'ensemble des composants du multiplieur de Montgomery 202. Ils sont également adaptés pour commander les différentes opérations de calcul du premier et du second produits de Montgomery réalisées par le multiplieur de Montgomery 202.

20

Le multiplieur de Montgomery 202 est réalisé, par exemple, à l'aide d'un composant FPGA ou ASIC.

Les moyens 204 de décalage à gauche sont raccordés à l'entrée et à la sortie des moyens principaux de calcul 201 sous la commande des premiers moyens de commande 206.

25

30

Les moyens 204 pour effectuer un décalage à gauche comportent une mémoire 240 de type RAM (Random Access Memory) dans laquelle sont stockés un premier et un second exposants correspondant respectivement à ceux de la première et de la seconde exponentiations modulaires. Le premier et le second exposants sont notés respectivement E1 et E2. Cette mémoire 240 est raccordée à l'entrée d'un premier et d'un second registres à décalage à gauche 242, 244 de r bits, r étant le paramètre de la méthode m-ary.

Le registre à décalage à gauche 242 est adapté pour déterminer et fournir les variables F<sub>i</sub> issues de l'exposant E1 conformément à l'étape 118 du

10

15

20

25

30

procédé de la figure 7. Ce registre à décalage comporte un nombre de bits inférieur à celui de l'exposant E1, par exemple 32 bits alors que l'exposant E1 est codé sur 512 bits. Ainsi dès que l'ensemble des bits contenus dans ce registre ont été décalés, le registre est immédiatement rechargé avec les 32 bits suivants de l'exposant E1 extrait de la mémoire 240. Ceci permet d'utiliser un registre à décalage de 32 bits pour décaler des nombres codés sur un nombre de bits supérieurs.

Le registre à décalage à gauche 244 est similaire au registre à décalage 242, toutefois il est destiné à fournir les variables F'<sub>i</sub> issues de l'exposant E2.

Les premiers moyens de commande 206 sont raccordés aux moyens 204 de décalage à gauche et aux seconds moyens de commande 214. Ils sont adaptés pour commander les moyens 204 de décalage à gauche et le multiplieur de Montgomery 202 par l'intermédiaire des seconds moyens de commande 214. Ils sont également raccordés aux moyens principaux de calcul 201 et adaptés pour coopérer avec ces derniers pour mettre en œuvre le procédé de la figure 7. Ainsi les étapes 110 et 112 du procédé de la figure 7 sont, par exemple, réalisées par les moyens de calcul 201 tandis que les étapes 114 à 122 mettent en œuvre les moyens matériels de calcul 200 pour accélérer le temps de calcul.

L'ensemble des éléments de la figure 10 sont, par exemple, implantés dans un composant FPGA ou dans un composant ASIC. En variante ce composant est associé à d'autres composants électroniques sur une carte électronique de manière à réaliser une carte électronique conforme au standard PCI. Une carte conforme au standard PCI est enfichable dans des ordinateurs classiques, ces derniers étant alors adaptés pour former les moyens principaux de calcul.

En variante, la première exponentiation modulaire est réalisée sur les poids faibles du message d'entrée tandis ce que la seconde exponentiation modulaire est réalisée sur les poids forts de ce même message, les résultats des exponentiations sur les poids faibles et les poids forts étant ensuite recombiner pour obtenir le résultat final.

20

25

Le fonctionnement des composants des moyens matériels de calcul représentés aux figures 9 et 10 est classique en lui-même. Le fonctionnement de la coopération de ces différents composants entre eux découle directement des procédés décrits en regard des figures 5 et 7. Par conséquent la coopération des différents composants entre eux ne sera pas décrite ici plus en détail.

Le fonctionnement du procédé de la figure 7 va maintenant être illustré à l'aide d'un exemple simple consistant à calculer l'exponentiation modulaire suivante :

10 149<sup>100</sup> mod 165

où:

- 149 est la valeur du message d'entrée en décimale, noté M dans cet exemple ;
- 100 est la valeur de l'exposant en décimale, noté E dans cet 15 exemple ;
  - 165 est la valeur du modulus en décimale, noté n dans cet exemple.

Dans la suite de cet exemple, et pour simplifier la présentation, les produits de Montgomery sont calculés selon le procédé de Montgomery à radix élevé de la figure 2 et non pas suivant le procédé de la figure 5. Le radix est ici choisi égal à 4 bits.

Par ailleurs, le paramètre r de la méthode m-ary est choisi ici égal à 5 bits.

Les représentations binaires de M, n et E sont les suivantes :

M = 1001 0101 ( = 149 déc.)

E = 0110 0100 ( = 100 déc.)

N = 1010 0101 ( = 165 déc.)

On déduit de ces représentations binaires que les variables d'entrée sont codées sur 8 bits et que par conséquent le paramètre p de l'étape 110 de la figure 7 nécessaire pour calculer le résidu de M, noté M, est égal à 28, c'est-à-dire à 256. L'étape 110 du procédé de la figure 7 consiste donc à réaliser le calcul suivant :

10

15

20

25

 $\overline{M}$  = 149 X 256 mod 165.

On obtient par une méthode classique, telle que l'algorithme d'Euclide étendu :  $\overline{M} = 29$  déc.

L'étape 112 de la figure 7 consiste à calculer  $n'_0$  selon la relation définie à l'étape 2 de la figure 1. Pour cela on détermine d'abord  $n_0$ , c'est-à-dire les 4 bits de poids faible du modulus n. On a donc  $n_0$  égal 5. Ensuite,  $n_0^{-1}$  est calculé à l'aide de la relation suivante :

$$n_0 \cdot n_0^{-1} = 1 \mod 16$$

Pour calculer la valeur de la variable  $n_0^{-1}$  on exploite le fait que cette valeur est un entier naturel compris entre 0 et 15. Par conséquent pour chaque valeur possible de la variable  $n_0^{-1}$  le produit suivant est calculé :

$$n_0.n_0^{-1} \mod 16$$

Ensuite, on sélectionne la valeur de  $n_0^{-1}$  satisfaisant la relation précédemment définie. Par cette méthode on détermine que  $n_0^{-1}$  est égal à 13.

On calcule ensuite son complément à 1 et l'on obtient  $n'_0 = 3$ .

L'étape 114 du procédé de la figure 7 consiste à pré-calculer les 16 valeurs possibles des seconds produits m.n. Etant donné la simplicité de l'exemple décrit ici, ceci sera fait non pas dans cette étape mais directement au moment où la valeur de l'un des seconds produits est requise.

L'étape 116 consiste à calculer  $\overline{M}^{\alpha}$  pour les valeurs successives de  $\alpha$  comprises entre 2 et 31. Toutefois, dans l'exemple particulier décrit ici, l'exposant E se décompose en seulement deux mots de 5 bits  $F_0$  et  $F_1$  dont les valeurs sont les suivantes :

$$F_0 = 00100 (= 4 \text{ déc.})$$

$$F_1 = 00011 (= 3 \text{ déc.})$$

Par conséquent seuls les variables  $\overline{M}^3$  et  $\overline{M}^4$  sont nécessaires pour l'exécution des étapes suivantes. On ne calculera donc ici que ces deux variables  $\overline{M}^3$  et  $\overline{M}^4$ .

Pour calculer  $\overline{M}^3$  et  $\overline{M}^4$  les opérations suivantes sont successivement effectuées :

$$\overline{M}^2 = MonPro(\overline{M}, \overline{M})$$

10

20

$$\overline{M}^3 = MonPro(\overline{M}, \overline{M}^2)$$

$$\overline{M}^4 = MonPro(\overline{M}, \overline{M}^3)$$

Le calcul de ces différents produits de Montgomery est effectué selon le procédé décrit en regard de la figure 2. Le procédé étant identique pour le calcul de  $\overline{M}^2$ ,  $\overline{M}^3$  et  $\overline{M}^4$ , on ne décrit ci-dessous que le calcul de  $\overline{M}^2$ .

A l'étape 16 du procédé de la figure 2 appliqué au calcul de  $\overline{M}^2$ , les premiers produits  $\overline{M}_i$ .  $\overline{M}$  sont pré-calculés, où la variable  $\overline{M}_i$  prend successivement les deux valeurs suivantes :

$$\overline{M}_0 = 1101 (= 13 \text{ déc.})$$

$$\overline{M}_1 = 0001 (= 1 \text{ déc.})$$

Après calcul, on obtient :

$$\overline{M}_0$$
.  $\overline{M} = 377$ ; et

$$\overline{M}_1$$
.  $\overline{M} = 29$ .

La boucle 18 d'opérations de la figure 2 est ensuite exécutée successivement pour les indices i = 0 et i=1.

Pour i = 0, les opérations 24 à 30 de la boucle 18 sont donc les suivantes :

$$u := \overline{M}_0.\overline{M} = 1 \ 0111 \ 1001 \ (= 377 \ déc.)$$

$$m := u_0.n'_0 \mod 2^{\omega} = 93 \mod 16 = 11$$

$$u = u + m.n = 377 + 11 \times 165 = 2192$$

$$u := u / 2^{\infty} = 2192 / 16 = 137$$
.

Pour l'incide i = 1, les opérations 24 à 30 de la boucle 18 sont donc les suivantes :

$$u := u + \overline{M}_1 \cdot \overline{M} = 137 + 1 \ 29 = 166$$

.25 
$$m := u_0.n'_0 \mod 2^{\infty} = 3 6 \mod 16 = 2$$

$$u := u + m.n = 166 + 2 \cdot 165 = 496$$

$$u := u / 2^{\circ} = 496 / 16 = 31$$

On obtient donc  $\overline{M}^2$  = 31. De façon similaire on détermine  $\overline{M}^3$  = 164 ; et  $\overline{M}^4$  = 16.

On remarque que M<sup>4</sup> à l'issue de la boucle d'opérations 18 est égal à 181, **cs. superieur** au modulus, par conséquent l'étape 20 de réduction doit être exécutée.

Lors de l'opération 118 du procédé de la figure 7, la valeur de la variable  $\overline{M}^{Fs-1}$ , c'est-à-dire ici  $\overline{M}^{F1}$ , est affectée à la variable  $\overline{C}$ .

Les opérations 126 et 128 de la boucle d'opérations 120 du procédé de la figure 7 sont ensuite exécutées pour la valeur de l'indice i = 0.

L'opération 126 consiste à calculer la variable  $\overline{C}^{32}$ , c'est-à-dire ici à calculer  $(\overline{M}^3)^{32}$ . Les opérations successives suivantes sont donc exécutées :

10  $\overline{M}^8 = \text{MonPro}(\overline{M}^4, \overline{M}^4).$ 

 $\overline{M}^{16}$  = MonPro ( $\overline{M}^{8}$ ,  $\overline{M}^{8}$ )

 $\overline{M}^{32}$  = MonPro ( $\overline{M}^{16}$ ,  $\overline{M}^{16}$ )

 $\overline{M}^{64}$  = MonPro ( $\overline{M}^{32}$ ,  $\overline{M}^{32}$ )

 $\overline{M}^{96}$  = MonPro ( $\overline{M}^{64}$ ,  $\overline{M}^{32}$ ) = ( $\overline{M}^{3}$ )<sup>32</sup>

Ces produits de Montgomery sont calculés selon le procédé décrit en regard de la figure 2. Les calculs des variables  $\overline{M}^{16}$ ,  $\overline{M}^{32}$ ,  $\overline{M}^{64}$ ,  $\overline{M}^{96}$  étant similaires à celui de  $\overline{M}^{8}$ , ils ne seront pas décrits ici en détail.

Le calcul de  $\overline{\mathrm{M}}^{\,8}$  est effectué selon la relation suivante :

 $\overline{M}^8$  = MonPro ( $\overline{M}^4$ ,  $\overline{M}^4$ ) = MonPro (16, 16)

Lors de l'étape 16 du procédé de la figure 2, les premiers produits de Montgomery  $\overline{ai}$ .  $\overline{b}$ , c. a. d. ici  $\overline{M}_0^4 \overline{M}^4$  et  $\overline{M}_1^4$ .  $\overline{M}^4$  sont pré-calculés. Les valeurs de  $\overline{M}_0^4$  et  $\overline{M}_1^4$  sont les suivantes :

 $\overline{M}_0^4 = 0000 \ (= 0 \ \text{déc.})$ 

 $\overline{M}_1^4 = 0001 (= 1 \text{ déc.})$ 

On en déduit donc les valeurs des premiers produits suivantes :

 $\overline{M}_0^4$ .  $\overline{M}^4 = 0 \times 16 = 0$ 

 $\overline{M}_1^4$ .  $\overline{M}^4 = 1 \times 16 = 16$ 

La boucle d'opérations 18 de la figure 2 est ensuite exécutée successivement pour i = 0 et i=1.

15

20

25

15

20

Pour i = 0, les opérations 24 à 30 de la boucle 18 sont donc les suivantes :

$$u := u + \overline{ai}$$
.  $\overline{b} = 0$   
 $m := u_0$ .  $n'_0 \mod 2^{\omega} = 0 \times 3 \mod 16 = 0$   
 $u := u + m.n = 0 + 0 \times 165 = 0$ 

 $u := u/2^{\omega} = 0 / 16 = 0$ 

Pour i = 1, les opérations 24 à 30 de la boucle 18 sont donc les suivantes :

 $u := u + \overline{ai}$ .  $\overline{b} = 0 + 16 = 16$   $m := u_0$ .  $n'_0 \mod 2^{\omega} = 0 \times 3 \mod 16 = 0$   $u := u + m.n = 16 + 0 \times 165 = 16$   $u := u / 2^{\omega} = 16 / 16 = 1$ 

De façon similaire on obtient les résultats numériques suivants :

 $\overline{M}^{16} = 136$ ;

 $\overline{M}^{32} = 31$ ;

 $\overline{M}^{64} = 16$ ;

 $\overline{M}^{96} = 136$ .

Lors de l'exécution de l'opération 128 du procédé de la figure 7,  $F_0$  étant différent de 0, le produit de Montgomery entre la variable  $\overline{C}^{32}$  et  $\overline{M}^{F0}$  est calculé selon la relation suivante :

 $\overline{C}$  := MonPro ( $\overline{M}^{96}$ ,  $\overline{M}^{4}$ ) où : -  $\overline{M}^{96}$  = 136 ; -  $\overline{M}^{4}$  = 16.

A l'issue du calcul de ce produit de Montgomery selon le procédé de la figure 2 on obtient le résultat suivant :

 $\overline{C}$ : = MonPro (136, 16) = 91

La boucle d'opérations 120 du procédé de la figure 7 n'est exécutée qu'une seule fois puisque la valeur initiale de l'indice i est 0.

A l'issue de l'exécution de la boucle d'opération 120, l'étape 122 est exécutée. Elle consiste à effectuer l'opération suivante :

10

15

20

C : = MonPro 
$$(\overline{C}, 1)$$
  
où :  
-  $\overline{C}$  = 91 ;

- 1 est l'unité.

A l'issue du calcul de ce produit de Montgomery selon le procédé de la figure 2 on obtient le résultat numérique suivant :

$$C := MonPro(91,1) = 1$$

Ainsi le résultat final de l'exponentiation modulaire 149<sup>100</sup> mod 165 est égal à 1.

On conçoit donc à la lecture de la description qui précède que l'invention permet d'accélérer le temps d'exécution du calcul d'un produit de Montgomery sur des moyens matériels de calcul. La description précèdente décrit également l'application de l'invention à des procédés de calcul des multiplications et d'exponentiations modulaires, les procédés de calcul des multiplications et des exponentiations modulaires décrits étant eux-mêmes optimisés pour accélérer encore plus leur temps d'exécution. Les multiplications modulaires ou les exponentiations modulaires sont, comme on l'a déjà indiqué, utilisées dans de nombreux procédés et systèmes de cryptage/décryptage d'informations. Toutefois, les applications de l'invention ne se limitent pas à ce domaine d'application mais s'étendent à tous les domaines techniques où des produits de Montgomery, des multiplication modulaires ou des exponentiations modulaires sont utilisés, tels que par exemple le domaine des télécommunications ou autres.

25

10

15

20

25

30

#### REVENDICATIONS

- 1. Procédé de traitement du calcul d'un produit de Montgomery à partir de la méthode de Montgomery à radix élevé, ledit procédé étant mis en œuvre sur des moyens matériels de calcul (150 ; 200) formés d'un ensemble de composants électroniques comprenant au moins un additionneur de Carry-Save (157, 158 ; 230, 232), ladite méthode comprenant une boucle d'opérations, par réitération d'opérations successives réalisées par lesdits moyens matériels de calcul (150 ; 200) comportant au moins :
- une première opération d'addition arithmétique (24 , 76) d'une valeur d'un de plusieurs premiers produits, notés  $\overline{a}.\overline{b}$  et d'une valeur d'une variable, notée u ;
  - une deuxième opération d'addition arithmétique (28 ; 80) d'une valeur d'un de plusieurs seconds produits, notés m.n, et d'une valeur de ladite variable u,

caractérisé en ce qu'il consiste :

- à délivrer, en entrée dudit au moins un additionneur de Carry-Save, la valeur de la variable u sous la forme d'un couple de Carry-Save et ladite valeur d'un de plusieurs produits, notés  $\overline{a}.\overline{b}$ , respectivement m.n, pour exécuter les dites première et deuxième opérations d'addition arithmétique et pour obtenir en sortie le résultat de la première, respectivement de la deuxième, opérations d'addition arithmétique sous la forme d'un couple de Carry-Save,
- à affecter, à la valeur de la variable u, le résultat obtenu en sortie dudit au moins un additionneur de Carry-Save, et
- à répéter les opérations de délivrance et d'affectation pour chacune desdites itérations.
- 2. Procédé selon la revendication 1 comportant, dans la boucle d'opérations une troisième opération de division (30 ; 76) de la variable u par une puissance de 2, notée  $2^{\omega}$  où  $\omega$  est le radix, selon une troisième relation  $u := \frac{u}{2^{\omega}}$ , caractérisé en ce que la variable u est enregistrée sous la forme d'un couple de Carry-Save formé par deux variables, notées C et S, pour

10

20

25

30

l'exécution des opérations de la boucle (72) et en ce que la troisième opération de division de la variable u sous la forme d'un couple de Carry-Save est réalisée en deux étapes, à savoir :

une étape préliminaire (82) de calcul et de stockage d'une retenue, notée R<sub>e</sub>, qui risque d'être perdue par la division de chaque variable C et S par la puissance de 2;

une étape de division (76) de chaque variable C et S par la puissance de 2.

- 3. Procédé selon la revendication 2, caractérisé en ce que l'étape préliminaire (82) de calcul de la retenue  $R_e$  comprend l'opération d'additionner de façon classique  $\omega$  bits de poids faible de la variable C, notés  $C_0$ , à  $\omega$  bits de poids faible de la variable S, notés  $S_0$ , selon une quatrième relation  $R_e$ := $C_0$  +  $S_0$ .
- 4. Procédé selon la revendication 3, caractérisé en ce qu'une recombinaison (78, 84) de u à partir des variables C et S du couple de Carry-Save et de la retenue  $R_e$  comprend l'opération de décaler à droite de  $\omega$  bits la retenue  $R_e$  et d'additionner de façon conventionnelle le résultat obtenu aux variables C et S selon une cinquième relation  $u := C+S+R_e/2^{\omega}$ .
  - 5. Procédé selon l'une quelconque des revendications 2 à 4, caractérisé en ce qu'il comporte à l'issue de l'exécution de la boucle d'opérations (72) :

une étape de recombinaison (84) de la variable u à partir au moins des valeurs des variables C et S du couple de Carry-Save calculées pendant l'exécution de la boucle d'opérations, et

une étape de réduction (86) de la variable u selon une sixième relation u : = u-n, où n est un modulus,

lesdites étapes de recombinaison et de réduction de la variable u se chevauchant de manière à accélérer leur temps d'exécution.

- 6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le radix ω est égal à 4 bits pour optimiser le temps d'exécution du calcul d'un produit Montgomery sur des variables d'entrée du produit de Montgomery codées sur 512 ou 1024 bits.
  - 7. Procédé selon l'une quelconque des revendications précédentes,

10

15

20

25

30

caractérisé en ce que les premiers produits ai.b sont pré-calculés avant d'exécuter la boucle d'opérations (72).

- 8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les seconds produits m.n sont pré-calculés avant d'exécuter la boucle d'opérations (72).
- 9. Procédé pour accélérer le temps d'exécution du calcul d'un premier et d'un second produits de Montgomery en appliquant pour chaque produit un procédé selon l'une quelconque des revendication 1 à 8, caractérisé en ce qu'il comporte au moins une première étape pendant laquelle la première opération d'addition (76) pour le premier produit est réalisée en même temps que la seconde opération d'addition (80) pour le second produit.
- 10. Procédé selon la revendication 9, caractérisé en ce qu'il comporte au moins une seconde étape décalée dans le temps par rapport à la première, pendant laquelle la seconde opération d'addition (80) pour le premier produit est réalisée en même temps que la première opération d'addition (76) pour le second produit.
- 11. Procédé selon la revendication 9 ou 10, caractérisé en ce qu'il comporte à l'issue de l'exécution de la boucle d'opérations (72) :

une étape de recombinaison (84) puis de réduction (86) pour le premier produit exécuté en premier ; et ensuite,

une étape de recombinaison (84) puis de réduction (86) pour le second produit exécuté en second.

- 12. Procédé selon l'une des revendications 9 à 11, caractérisé en ce qu'une des variables d'entrée du premier produit de Montgomery exécuté en premier se compose des poids faibles d'une variable, et une des variables d'entrée du second produit de Montgomery exécuté en second se compose des poids forts de cette même variable.
- 13. Procédé pour accélérer le temps d'exécution du calcul d'une multiplication modulaire en appliquant une méthode mettant en œuvre des produits de Montgomery, caractérisé en ce que le calcul des produits de Montgomery est réalisé en appliquant au moins l'un des procédés selon au moins l'une des revendications 1 à 12.
  - 14. Procédé selon la revendication 13, caractérisé en ce que ladite

10

15

20

25

30

méthode mettant en œuvre des produits de Montgomery est la méthode de Montgomery.

- 15 Procédé pour accélérer le temps d'exécution du calcul d'une exponentiation modulaire en appliquant une méthode mettant en œuvre des multiplications modulaires, caractérisé en ce que le calcul des multiplications modulaires est réalisé en appliquant un procédé selon la revendication 13 ou 14.
- 16. Procédé selon la revendication 15, caractérisé en ce que ladite méthode mettant en œuvre des multiplications modulaires est la méthode mary avec une taille de mots de r bits.
- 17. Procédé selon la revendication 16, caractérisé en ce que la taille de mots r de la méthode m-ary est égale à 5 bits pour accélérer le temps d'exécution de la méthode m-ary lorsque des variables d'entrée du calcul de l'exponentiation modulaire sont codées sur 512 ou 1024 bits.
- 18. Procédé selon la revendication 16 ou 17, caractérisé en ce que les seconds produits m.n sont pré-calculés avant d'appliquer la méthode mary.
- 19. Procédé selon la revendications 15, caractérisé en ce que ladite méthode mettant en œuvre des multiplications modulaires est la méthode des restes chinois.
- 20. Procédé pour accélérer le temps d'exécution du calcul d'une première exponentiation modulaire en appliquant une méthode mettant en œuvre des secondes exponentiations modulaires, caractérisé en ce que les secondes exponentiations modulaires sont réalisées en appliquant un procédé selon l'une des revendications 15 à 19.
- 21. Procédé selon la revendication 20, caractérisé en ce que ladite méthode mettant en œuvre des secondes exponentiations modulaires est la méthode des restes chinois.
- 22. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est appliqué à des nombres codés sur plus de 320 bits.
  - 23. Programme d'ordinateur comprenant des instructions de code de programme pour l'exécution de certaines étapes du procédé selon l'une

10

15

20

25

30

quelconque des revendications 13 à 21 lorsque ledit programme est exécuté sur des moyens principaux de calcul (201) associés audits moyens matériels de calcul (150 ; 200).

- 24. Système de traitement de calcul d'un produit de Mongtomery à partir de la méthode de Mongoméry à radix élevé, ledit système comportant des moyens matériels de calcul (150 ; 200) formés d'un ensemble de composants électroniques, ledit traitement comprenant une boucle d'opérations, par réitération d'opérations successives réalisées par lesdits moyens matériels de calcul (150 ; 200) comportant :
- une première opération d'addition arithmétique (24, 76) d'une valeur d'un de plusieurs premiers produits, notés  $\overline{a}.\overline{b}$  et d'une valeur d'une variable, notée u ;
- une deuxième opération d'addition arithmétique (28 ; 80) d'une valeur d'un de plusieurs seconds produits, notés m.n, et d'une valeur de ladite variable u,

caractérisé en ce que les moyens matériels de calcul (150 ; 200) comportent au moins :

- un additionneur de Carry-Save adapté pour recevoir en entrée la variable u sous la forme d'un couple de Carry-Save et ladite valeur d'un de plusieurs produits, notés  $\overline{a.b}$ , respectivement m.n, et à délivrer en sortie le résultat de la première, respectivement la deuxième, opération d'addition arithmétique sous la forme d'un couple de Carry-Save, et
- des moyens pour affecter à la variable u la valeur obtenue en sortie dudit au moins un additionneur de Carry-Save.
- 25. Système selon la revendication 24, caractérisé en ce que les moyens pour effectuer la première et la seconde opérations d'addition comportent au moins un premier additionneur de Carry-Save (157; 230) adapté pour réaliser la première opération d'addition et un second additionneur de Carry-Save (158; 232) adapté pour réaliser la seconde opération d'addition.
  - 26. Système selon l'une des revendications 24 à 25, comportant des moyens classiques pour réaliser une troisième opération de division de la

10

15

20

25

30

variable u par une puissance de 2, notée  $2^{\omega}$  où  $\omega$  est le radix, selon une troisième relation  $u := \frac{u}{2^{\omega}}$ , caractérisé en ce qu'il comporte des moyens de stockage de la variable u sous la forme d'un couple de Carry-Save formé par deux variables, notées C et S et des moyens pour réaliser la troisième opération de division de la variable u sous la forme d'un couple de Carry-Save comprenant :

des moyens de calcul et de stockage d'une retenue, notée R<sub>e</sub>, qui risque d'être perdue par la division de chaque variable C et S par la puissance de 2;

des moyens de division de chaque variable C et S par la puissance de 2.

- 27. Système selon la revendication 26, caractérisé en ce que les moyens de calcul et de stockage de la retenue  $R_e$  comportent des moyens d'addition conventionnelle des  $\omega$  bits de poids faible de la variable C, notés  $C_0$ , aux  $\omega$  bits de poids faible de la variable S, notés  $S_0$ , selon une quatrième relation  $R_e$ : =  $C_0 + S_0$ .
- 28. Système selon l'une quelconque des revendications 24 à 29, caractérisé en ce qu'il comprend :

des moyens (162 ; 236) de recombinaison de la variable u au moins à partir des valeurs des variables C et S du couple de Carry-Save,

des moyens (166; 238) de réduction de la variable u, lesdits moyens de recombinaison de la variable u et lesdits moyens de réduction étant raccordés l'un à l'autre de manière à chevaucher leur fonctionnement sous le contrôle de moyens de commande (156; 214).

- 29. Système selon l'une quelconque des revendications 24 à 30, caractérisé en ce que le radix ω est égal à 4 bits pour optimiser le temps d'exécution du calcul d'un produit Montgomery sur des variables d'entrée du produit de Montgomery codées sur 512 ou 1024 bits.
- 30. Système selon l'une quelconque des revendications 24 à 31, caractérisé en ce qu'il comporte des moyens (164, 160 ; 216, 214, 218, 222) de pré-calculs des premiers produits a.b.
  - 31. Système selon l'une quelconque des revendications 24 à 31,

10

15

20

25

caractérisé en ce qu'il comporte des moyens (164, 160 ; 216, 214, 218, 222) de pré-calculs des seconds produits m.n.

- 32. Système selon la revendication 30 ou 31 caractérisé en ce que lesdits moyens de pré-calculs des premiers et/ou des seconds produits comportent un additionneur conventionnel (160 ; 220, 222).
- 33. Système d'accélération du temps d'exécution du calcul d'un premier et d'un second produits de Montgomery, caractérisé en ce qu'il comporte deux additionneurs de Carry-Save (230, 232) activés simultanément.
- 34. Système selon la revendication 33, caractérisé en ce qu'il comporte un seul moyen (162) pour recombiner la variable u à partir au moins des valeurs de variables C et S du couple de Carry-Save, relié en entrée d'un seul moyen (166) de réduction de la variable u.
- 35. Système d'accélération du temps d'exécution du calcul d'une multiplication modulaire par une méthode mettant en œuvre des produits de Montgomery, lesdits produits de Montgomery étant exécutés sur des moyens matériels de calcul (150; 200), caractérisé en ce qu'il comporte au moins un système (150; 202) d'accélération du temps d'exécution du calcul des produits de Montgomery selon l'une des revendications 24 à 34.
- 36. Système d'accélération du temps d'exécution du calcul d'une multiplication modulaire par la méthode de Montgomery mettant en œuvre des produits de Montgomery sur des moyens matériels de calcul (150; 200), caractérisé en ce qu'il comporte au moins un système (150; 202) d'accélération du temps d'exécution du calcul des produits de Montgomery selon l'une des revendications 24 à 34.
- 37. Système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par une méthode mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système (150; 200) d'accélération du temps d'exécution du calcul des multiplications modulaires selon la revendication 35 ou 36.
- 38. Système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par la méthode m-ary avec une taille de mots de r bits mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système (150; 200) d'accélération du temps

10

15

20

25

30

d'exécution du calcul des multiplications modulaires selon la revendication 35 ou 36.

- 39. Système selon la revendication 38, caractérisé en ce qu'il comporte au moins un registre (242, 244) à décalage à gauche de 5 bits pour accélérer l'exécution de la méthode m-ary avec une taille de mots r bits de la méthode m-ary égale à 5 bits.
- 40. Système d'accélération du temps d'exécution du calcul d'une exponentiation modulaire par la méthode des restes chinois mettant en œuvre des multiplications modulaires, caractérisé en ce qu'il comporte au moins un système (150; 200) d'accélération du temps d'exécution du calcul des multiplications modulaires selon la revendication 37 ou 39.
- 41. Système d'accélération du temps d'exécution du calcul d'une première exponentiation modulaire par une méthode mettant en œuvre des secondes exponentiations modulaires, caractérisé en ce qu'il comporte au moins un système (150; 200) d'accélération du temps d'exécution du calcul des secondes exponentiations modulaires selon l'une quelconque des revendications 37 à 40.
- 42. Système d'accélération du temps d'exécution du calcul d'au moins une première exponentiation modulaire par la méthode des restes chinois mettant elle-même en œuvre des secondes exponentiations modulaires, caractérisé en ce qu'il comporte au moins un système (150 ; 200) d'accélération du temps d'exécution du calcul des secondes exponentiations modulaires selon l'une quelconque des revendications 39 à 41.
- 43. Composant électronique caractérisé en ce qu'il comporte au moins un système selon l'une des revendications 24 à 42.
- 44. Composant électronique selon la revendication 45, caractérisé en ce qu'il est formé avec au moins un FPGA.
- 45. Carte électronique caractérisée en ce qu'elle comporte au moins un système selon l'une des revendications 24 à 44.
- 46. Carte électronique selon la revendication 45, caractérisée en ce qu'elle est conforme au standard PCI.
- 47. Machine caractérisée en ce qu'elle est associé à au moins un système selon l'une des revendications 24 à 46.

10

15

25

30

- 48. Procédé de traitement du calcul d'une première exponentiation modulaire, notée M<sup>E</sup> mod n où M est le message d'entrée, E est l'exposant et n est le modulus, à l'aide de moyens principaux de calcul (201) formé par un ordinateur, caractérisé en ce qu'il comporte les étapes suivantes :
- une première étape d'écriture en entrée des moyens principaux de calcul, de la première exponentiation modulaire,
- une deuxième étape d'activation sur les moyens principaux de calcul (201) de moyens de traitement selon la méthode des restes chinois de ladite première exponentiation modulaire pour obtenir en sortie deux secondes exponentiations modulaires à traiter,
- une troisième étape d'activation de moyens de traitement selon la méthode m-ary de chacune des secondes exponentiations modulaires, la méthode m-ary mettant en œuvre des multiplications modulaires,
- des étapes d'activation de moyens de traitement selon la méthode de Montgomery de chacune desdites multiplications modulaires de la méthode de m-ary.
- 49. Procédé selon la revendication 48, caractérisé en ce que les variables d'entrée sont des nombres entiers naturels codés sur plus de 320 bits.
- 50. Procédé selon la revendication 48 ou 49, caractérisé en ce que la taille de mots r de la méthode m-ary est égale à 5 bits pour accélérer le temps d'exécution de la méthode m-ary lorsque les variables d'entrée du calcul de l'exponentiation modulaire sont codées sur 512 ou 1024 bits.
  - 51. Procédé selon l'une quelconque des revendications 48 à 50, caractérisé en ce que les calculs des secondes exponentiations modulaires sont effectués sensiblement en parallèle.
  - 52. Procédé selon l'une quelconque des revendications 48 à 51, caractérisé en que les produits de Montgomery sont calculés en utilisant la méthode de Montgomery à radix élevé.
  - 53. Procédé selon la revendication 52, caractérisé en ce que la méthode de Montgomery à radix élevé est mise en œuvre conformément à l'un des procédés selon l'une quelconque des revendications 1 à 9.
    - 54. Programme d'ordinateur comprenant des instructions de code

٠. ... ,

62

de programme pour l'exécution de certaines étapes du procédé selon l'une quelconque des revendications 48 à 52 lorsque ledit programme est exécuté sur les moyens principaux de calcul (201).

BNSDOCID: <WO\_\_\_\_02073450A1\_I\_>

1/5




FIG.2




FIG.3A





FIG.3B








FIG.5









FIG.9



INTERNATIONAL SEARCH REPORT al Application No PCT/FR 02/00897 CLASSIFICATION OF SUBJECT MATTER C 7 G06F17/10 G06F G06F7/72 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) IPC 7 G06F Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, WPI Data, IBM-TDB, PAJ, INSPEC, COMPENDEX, SCISEARCH C. DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. X US 6 185 596 B1 (GRESSEL CARMI DAVID 1,24,25, AL) 6 February 2001 (2001-02-06) 33,34 Α column 1, line 21 -column 3, line 58 2-2326 - 32, 35 - 47column 4, line 5 -column 9, line 25 χ KOC C K ET AL: "MULTI-OPERAND MODULO 1,24,25, ADDITION USING CARRY SAVE ADDERS" 33,34 ELECTRONICS LETTERS, IEE STEVENAGE, GB. vol. 26, no. 6 15 March 1990 (1990-03-15), pages 361-363, XP000122754 ISSN: 0013-5194 page 361, right-hand column, line 48 -page Α 2-23. 362, right-hand column, line 50 26 - 32

Χ Further documents are listed in the continuation of box C.

Patent family members are listed in annex.

Special	categories	of cited d	ocuments:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- earlier document but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- document published prior to the International filing date but later than the priority date claimed
- \*T\* later document published after the International filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

35 - 47

- \*X\* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- "Y" document of particular relevance; the claimed invention ocument of particular relevance, the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- "&" document member of the same patent family

Date of mailing of the international search report

Date of the actual completion of the international search

17/07/2002

9 July 2002

Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,

Fax: (+31-70) 340-3016

Authorized officer

Barba, M

Form PCT/ISA/210 (second sheet) (July 1992)

# INTERNATIONAL SEARCH REPORT

Inten al Application No PCT/FR 02/00897

uation) DOCUMENTS CONSIDERED TO BE BELEVANY	PCT/FR 02/00897
Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	relevant to claim No.
KOC C K ET AL: "CARRY-SAVE ADDERS FOR COMPUTING THE PRODUCT AB MODULO N" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 13,. 21 June 1990 (1990-06-21), pages 899-900, XP000107954 ISSN: 0013-5194 page 899, left-hand column, line 36 -page 900, left-hand column, line 4	1-47
PLOOG H ET AL: "FPGA based architecture evaluation of cryptographic coprocessors for smartcards" FPGAS FOR CUSTOM COMPUTING MACHINES, 1998. PROCEEDINGS. IEEE SYMPOSIUM ON NAPA VALLEY, CA, USA 15-17 APRIL 1998, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 15 April 1998 (1998-04-15), pages 292-293, XP010298224 ISBN: 0-8186-8900-5 page 292, left-hand column, line 13 -right-hand column, line 10 page 293, left-hand column, line 10 - line 23	1-47
SHAND M ET AL: "Fast implementations of RSA cryptography" COMPUTER ARITHMETIC, 1993. PROCEEDINGS., 11TH SYMPOSIUM ON WINDSOR, ONT., CANADA 29 JUNE-2 JULY 1993, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, 29 June 1993 (1993-06-29), pages 252-259, XP010128541 ISBN: 0-8186-3862-1 page 252, left-hand column, line 1 -page 254, right-hand column, line 25 page 256, left-hand column, line 29 -page 257, right-hand column, line 10 page 258, left-hand column, line 11 -page 259, left-hand column, line 10	48-54
KOC C K: "Montgomery reduction with even modulus"  IEE PROCEEDINGS: COMPUTERS AND DIGITAL TECHNIQUES, IEE, GB, vol. 141, no. 5, pages 314-16, XP006001607  ISSN: 1350-2387  page 314, left-hand column, line 1 -page 315, left-hand column, line 45  page 315, right-hand column, line 2 -page 316, left-hand column, line 15	48-54
	KOC C K ET AL: "CARRY-SAVE ADDERS FOR COMPUTING THE PRODUCT AB MODULO N" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 13, 21 June 1990 (1990-06-21), pages 899-900, XP000107954 ISSN: 0013-5194 page 899, left-hand column, line 36 -page 900, left-hand column, line 4  PLOOG H ET AL: "FPGA based architecture evaluation of cryptographic coprocessors for smartcards" FPGAS FOR CUSTOM COMPUTING MACHINES, 1998. PROCEEDINGS. IEEE SYMPOSIUM ON NAPA VALLEY, CA, USA 15-17 APRIL 1998, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 15 April 1998 (1998-04-15), pages 292-293, XP010298224 ISBN: 0-8186-8900-5 page 292, left-hand column, line 13 -right-hand column, line 10 page 293, left-hand column, line 10 right-hand column, line 10 page 293, left-hand column, line 10 right-hand column, line 10 page 293, left-hand column, line 10 right-hand column, line 29 right-hand column, line 25 right-hand column, line 25 right-hand column, line 27 right-hand column, line 29 right-hand column, line 10 right-hand column, line 10 right-hand column, line 10 right-hand column, line 10 right-hand column, line 11 right-hand column, line 2 right-hand column, line 10 right-hand column, line 2 right-hand column, line 15

#### INTERNATIONAL SEARCH REPORT

Intern al Application No
PCI/FR 02/00897

	CHINIER D	Relevant to claim No.
		Relevant to claim No.
Х	CHINTED D. WMIN TIDI TOATTON OF LABOR	
	GUINIER D: "MULTIPLICATION OF LARGE INTEGERS BY THE USE OF MODULAR ARITHMETIC APPLICATION TO CRYPTOGRAPHY" SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY,, US, vol. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, line 12 -page 9, line 23 page 10, line 13 -page 18, line 24 page 18, line 30 -page 19, line 22	48-54
A	SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 August 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, line 12 -page 112, line 20 page 114, line 24 -page 117, line 16	48-54
A	KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 July 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, right-hand column, line 14 -page 228, left-hand column, line 6	1-54

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

# INTERNATIONAL SEARCH REPORT

rmation on patent family members

Interr al Application No
PC1/FK 02/00897

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 6185596 B	1 06-02-2001	IL 121311 A AU 6516498 A EP 1008026 A1 WO 9850851 A1 JP 2001527673 T	16-07-2000 27-11-1998 14-06-2000 12-11-1998 25-12-2001

Form PCT/ISA/210 (patent family annex) (July 1992)

Dem Internationale No PCT/FR 02/00897

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 G06F17/10 G06F7/72

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

#### B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement) CIB 7 G06F

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

EPO-Internal, WPI Data, IBM-TDB, PAJ, INSPEC, COMPENDEX, SCISEARCH

ENTS CONSIDERES COMME PERTINENTS	
Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
US 6 185 596 B1 (GRESSEL CARMI DAVID ET	1,24,25,
colonne 1, ligne 21 -colonne 3, ligne 58	33,34 2-23, 26-32,
colonne 4, ligne 5 -colonne 9, ligne 25	35–47
KOC C K ET AL: "MULTI-OPERAND MODULO ADDITION USING CARRY SAVE ADDERS" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 6, 15 mars 1990 (1990-03-15), pages 361-363, XP000122754	1,24,25, 33,34
page 361, colonne de droite, ligne 48 -page 362, colonne de droite, ligne 50	2-23, 26-32, 35-47
	US 6 185 596 B1 (GRESSEL CARMI DAVID ET AL) 6 février 2001 (2001-02-06) colonne 1, ligne 21 -colonne 3, ligne 58  colonne 4, ligne 5 -colonne 9, ligne 25  KOC C K ET AL: "MULTI-OPERAND MODULO ADDITION USING CARRY SAVE ADDERS" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 6, 15 mars 1990 (1990-03-15), pages 361-363, XP000122754 ISSN: 0013-5194 page 361, colonne de droite, ligne 48

B. Coldenia and district and di	
<ul> <li>Catégories spéciales de documents cités:</li> <li>A document définissant l'état général de la technique, non considéré comme particulièrement perlinent</li> <li>E document antérieur, mais publié à la date de dépôt international</li> </ul>	"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique perlinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention
ou après cette date  *L* document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)  *O* document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens  *P* document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée	<ul> <li>"X" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément</li> <li>"Y" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier</li> <li>"&amp;" document qui fait partie de la même famille de brevets</li> </ul>
Date à laquelle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport de recherche internationale
9 juillet 2002	17/07/2002
Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk	e Fonctionnaire autorisé
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Barba, M

Formulaire PCT/ISA/210 (deuxième feuille) (juillet 1992)

Voir la suite du cadre C pour la fin de la liste des documents

Les documents de familles de brevets sont indiqués en annexe

X

Dem Internationale No
PCI/FR 02/00897

	CI/FR 02/00897
dentification des documents cités, avec, le cas échéant, l'indicationdes passages pertine	ents no. des revendications visées
	13663
KOC C K ET AL: "CARRY-SAVE ADDERS FOR COMPUTING THE PRODUCT AB MODULO N" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 13, 21 juin 1990 (1990-06-21), pages 899-900, XP000107954 ISSN: 0013-5194 page 899, colonne de gauche, ligne 36-page 900, colonne de gauche, ligne 4	1-47
PLOOG H ET AL: "FPGA based architecture evaluation of cryptographic coprocessors for smartcards" FPGAS FOR CUSTOM COMPUTING MACHINES, 1998. PROCEEDINGS. IEEE SYMPOSIUM ON NAPA VALLEY, CA, USA 15-17 APRIL 1998, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 15 avril 1998 (1998-04-15), pages 292-293, XP010298224 ISBN: 0-8186-8900-5 page 292, colonne de gauche, ligne 13-colonne de droite, ligne 10 page 293, colonne de gauche, ligne 10-ligne 23	1-47
SHAND M ET AL: "Fast implementations of RSA cryptography" COMPUTER ARITHMETIC, 1993. PROCEEDINGS., 11TH SYMPOSIUM ON WINDSOR, ONT., CANADA 29 JUNE-2 JULY 1993, LOS ALAMITOS, CA, USA,IEEE COMPUT. SOC, 29 juin 1993 (1993-06-29), pages 252-259, XP010128541 ISBN: 0-8186-3862-1 page 252, colonne de gauche, ligne 1 -page 254, colonne de droite, ligne 25 page 256, colonne de gauche, ligne 29 -page 257, colonne de droite, ligne 10 page 258, colonne de gauche, ligne 11 -page 259, colonne de gauche, ligne 10	48-54
KOC C K: "Montgomery reduction with even modulus" IEE PROCEEDINGS: COMPUTERS AND DIGITAL TECHNIQUES, IEE, GB, vol. 141, no. 5, pages 314-16, XP006001607 ISSN: 1350-2387 page 314, colonne de gauche, ligne 1 -page 315, colonne de gauche, ligne 45 page 315, colonne de droite, ligne 2 -page 316, colonne de gauche, ligne 15	48-54
	Identification des documents cités, avec, lo cas échéant, l'indication des passages portini  KOC C K ET AL: "CARRY-SAVE ADDERS FOR COMPUTING THE PRODUCT AB MODULO N" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 26, no. 13, 21 juin 1990 (1990-06-21), pages 899-900, XP000107954 ISSN: 0013-5194 page 899, colonne de gauche, ligne 36 -page 900, colonne de gauche, ligne 4 PLOOG H ET AL: "FPGA based architecture evaluation of cryptographic coprocessors for smartcards" FPGAS FOR CUSTOM COMPUTING MACHINES, 1998. PROCEEDINGS. IEEE SYMPOSIUM ON NAPA VALLEY, CA, USA 15-17 APRIL 1998, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 15 avril 1998 (1998-04-15), pages 292-293, XP010298224 ISBN: 0-8186-8900-5 page 292, colonne de gauche, ligne 13 -colonne de droite, ligne 10 page 293, colonne de gauche, ligne 10 rigne 23  SHAND M ET AL: "Fast implementations of RSA cryptography" COMPUTER ARITHMETIC, 1993. PROCEEDINGS., 11TH SYMPOSIUM ON MINDSOR, ONT., CANADA 29 JUNE-2 JULY 1993, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, 29 juin 1993 (1993-06-29), pages 252-259, XP01028541 ISBN: 0-8186-3862-1 page 252, colonne de gauche, ligne 1 -page 254, colonne de droite, ligne 25 page 256, colonne de gauche, ligne 29 -page 257, colonne de gauche, ligne 10 page 258, colonne de gauche, ligne 10 page 259, colonne de gauche, ligne 11 Page 259, colonne de gauche, ligne 11 Page 259, colonne de gauche, ligne 11 Page 259, colonne de gauche, ligne 10 Page 259, colonne de gauche, ligne 10 Page 259, colonne de gauche, ligne 10 Page 259, colonne de gauche, ligne 11 Page 259, colonne de gauche, ligne 10 Page 259, colonne de gauche, ligne 20 Page 315, colonne de gauche, ligne 20 Page 315, colonne de gauche, ligne 20 Page 315, colonne de gauche, ligne 20 Pa

Formulaire PCT/ISA/210 (suite de la deuxième feuille) (juillet 1992)

Dem nternationale No
PCI/FR 02/00897

Codégorie   Montification des documents cités, much cas déhérant, Findication des passages pertinents  X GUINIER D: "MULTIPLICATION OF LARGE INTEGERS BY THE USE OF MODULAR ARITHMETIC 'APPLICATION TO CRYPTOGRAPHY' SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY., US, VD.1. 7, 00. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X PAGE 8, 11gne 12 -page 9, 11gne 23 PAGE 10, 11gne 33 -page 18, 11gne 24 PAGE 18, 11gne 30 -page 19, 11gne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM' CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2001 NITERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, Vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 112, 11gne 20 PAGE 114, 11gne 24 -page 117, 11gne 16  A KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH TEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA. JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US. 6 juillet 1997 (1997-07-06), pages 225-231, XP01041213 ISBN: 0-8186-7846-1 PAGE 228, colonne de droite, 11gne 14 -page 228, colonne de gauche, 11gne 6	GUINIER D: "MULTIPLICATION OF LARGE INTEGERS BY THE USE OF MODULAR ARITHMETIC 'APPLICATION TO CRYPTOGRAPHY"  SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY,, US, VO1. 7, no. 4, 1990, pages 7-20, XP000925424  ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24 page 18, ligne 30 -page 19, ligne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINSER, DE, Vo1. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 24 -page 117, ligne 20 page 114, ligne 24 -page 117, ligne 16  KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	C.(suite) D	OCUMENTS CONSIDERES COMME PERTINENTS	PCI/FR 0	2/0089/
GUINIER D: "MULTIPLICATION OF LARGE INTEGERS BY THE USE OF MODULAR ARITHMETIC APPLICATION TO CRYPTOGRAPHY" SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY, US, vol. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24 page 18, ligne 30 -page 19, ligne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINSER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  A KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	GUINIER D: "MULTIPLICATION OF LARGE INTEGERS BY THE USE OF MODULAR ARITHMETIC APPLICATION TO CRYPTOGRAPHY" SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY,, US, VO1. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24 page 18, ligne 30 -page 19, ligne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, Vo1. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14			ertinente	no dos rouse-de-di
INTEGERS BY THE USE OF MODULAR ARITHMETIC APPLICATION TO CRYPTOGRAPHY"  SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY, US, vol. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24 page 18, ligne 30 -page 19, ligne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  A KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 Juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	INTEGERS BY THE USE OF MODULAR ARITHMETIC APPLICATION TO CRYPTOGRAPHY"  SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY,, US, vol. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24 page 18, ligne 30 -page 19, ligne 22  A SCHINDLER W: "A TIMING ATTACK AGAINST RSA WITH THE CHINESE REMAINDER THEOREM" CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 Juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14		passages p	erunents	no. des revendications visées
WITH THE CHINESE REMAINDER THEOREM"  CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  A  KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	WITH THE CHINESE REMAINDER THEOREM"  CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20 page 114, ligne 24 -page 117, ligne 16  KOC C K ET AL: "Fast software exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	X	APPLICATION TO CRYPTOGRAPHY"  SIG SECURITY, AUDIT AND CONTROL REVIEW, THE ASSOCIATION, NEW YORK, NY,, US, vol. 7, no. 4, 1990, pages 7-20, XP000925424 ISSN: 0277-920X page 8, ligne 12 -page 9, ligne 23 page 10, ligne 13 -page 18, ligne 24		48-54
exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite, ligne 14	exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite. ligne 14	A	CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS. 2ND INTERNATIONAL WORKSHOP, CHES 2000, WORCHESTER, MA, AUG. 17 - 18, 2000 PROCEEDINGS, LECTURE NOTES IN COMPUTER SCIENCE, BERLIN: SPRINGER, DE, vol. 1965, 17 août 2000 (2000-08-17), pages 109-124, XP001049131 ISBN: 3-540-41455-X page 109, ligne 12 -page 112, ligne 20		48-54
			exponentiation in GF(2)" PROCEEDINGS 13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC. ASILOMAR, CA, JULY 6 - 9, 1997, IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, LOS ALAMITOS, CA: IEEE COMP. SOC. PRESS, US, 6 juillet 1997 (1997-07-06), pages 225-231, XP010241213 ISBN: 0-8186-7846-1 page 225, colonne de droite. ligne 14		1-54

Formulaire PCT/ISA/210 (suite de la deuxième leuille) (juillet 1992)

Renseignements relatifs a

imbres de familles de brevets

Demz nternationale No
PCT/FR 02/00897

Document brevet cité au rapport de recherche		Date de publication		Membre(s) de la famille de brevet(s)	Date de publication
US 6185596	B1	06-02-2001	IL AU EP WO JP	121311 A 6516498 A 1008026 A1 9850851 A1 2001527673 T	16-07-2000 27-11-1998 14-06-2000 12-11-1998 25-12-2001

Formulaire PCT/ISA/210 (annexe familles de brevets) (juillet 1992)

THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
LINES OR MARKS ON ORIGINAL DOCUMENT

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

FAGE BLANK (USPTO)